计算成像管线

摘要

本申请总体上涉及并行处理装置。所述并行处理装置可包括多个处理元件、存储器子系统和互连系统。所述存储器子系统可包括多个存储器片，所述多个存储器片中的至少一个与所述多个处理元件中的一个相关联，并且包括多个随机存取存储器(RAM)图块，每个图块具有单独的读取和写入端口。所述互连系统被配置来耦接所述多个处理元件和所述存储器子系统。所述互连系统包括局部互连和全局互连。

主权项

一种并行处理装置，所述处理装置包括：多个处理元件，其每个被配置来执行指令；存储器子系统，其包括多个存储器片，所述多个存储器片包括与所述多个处理元件中的一个相关联的第一存储器片，其中所述第一存储器片包括每个具有单独的读取和写入端口的多个随机存取存储器(RAM)图块；以及互连系统，其被配置来耦接所述多个处理元件和所述存储器子系统，其中所述互连系统包括：局部互连，其被配置来耦接所述第一存储器片和所述多个处理元件中的所述一个；以及全局互连，其被配置来耦接所述第一存储器片和剩余的所述多个处理元件。