发明名称 一种时钟占空比调整电路
摘要 本发明涉及一种时钟占空比调整电路。时钟占空比调整电路包括脉冲生成器、RS触发器、占空比检测器、调整电路以及D触发器。脉冲生成器、RS触发器和调整电路依次连接,脉冲生成器与RS触发器的S输入端相连,RS触发器的输出端分别与D触发器、占空比检测器以及调整电路的输入端相连,D触发器的反相输出端与占空比检测器的输入端相连,占空比检测器的输出端与调整电路的输入端相连,调整电路的输出端与RS触发器的R输入端相连,输入时钟信号分别接入脉冲生成器和D触发器。本发明采用RS触发器合成时钟边沿,时钟占空比检测器和调整电路路径与输出路径分离,信号输出路径极简,具有低抖动特性;采用积分器负反馈连续时间调整,可以获得高精度。
申请公布号 CN105811923A 申请公布日期 2016.07.27
申请号 CN201610112422.7 申请日期 2016.02.29
申请人 中国电子科技集团公司第五十八研究所 发明人 魏敬和;朱晓宇;戴强
分类号 H03K3/017(2006.01)I;H03M1/54(2006.01)I 主分类号 H03K3/017(2006.01)I
代理机构 总装工程兵科研一所专利服务中心 32002 代理人 杨立秋
主权项 一种时钟占空比调整电路,其特征在于:包括脉冲生成器(10)、RS触发器(20)、占空比检测器(30)、调整电路(40)以及D触发器(50),所述脉冲生成器(10)、RS触发器(20)和调整电路(40)依次连接,所述脉冲生成器(10)的输出端与RS触发器(20)的S输入端相连,所述RS触发器(20)的输出端分别与D触发器(50)、占空比检测器(30)以及调整电路(40)的输入端相连,所述D触发器(50)的反相输出端与占空比检测器(30)的输入端相连,所述占空比检测器(30)的输出端与调整电路(40)的输入端相连,所述调整电路(40)的输出端与RS触发器(20)的R输入端相连,输入时钟信号分别接入脉冲生成器(10)和D触发器(50),所述脉冲生成器(10)生成第一脉冲信号给RS触发器(20),所述RS触发器(20)根据脉冲生成器(10)和调整电路(40)的输出生成输出时钟信号,所述占空比检测器(30)根据输出时钟信号判断占空比并输出控制信号,所述调整电路(40)根据占空比检测器(30)输入的控制信号将输出时钟信号进行调整后输出第二脉冲信号给RS触发器(20),所述D触发器(50)通过输入时钟信号对输出时钟信号进行采样,并在反相输出端输出启动控制信号控制占空比检测器(30)的启动。
地址 214035 江苏省无锡市滨湖区惠河路5号