提升积体电路之静电放电保护能力的方法

摘要

一种提升积体电路之静电放电保护能力的方法，其中，该积体电路包括一内部电路区与一静电放电保护电路区，且该静电放电保护电路区至少包括一ｎ型金氧半电晶体元件，以及该内部电路区须利用离子植入法进行密码编程。该方法是首先制作一光罩，利用该光罩，以离子植入法对该内部电路区进行密码编程的。同时利用该光罩与该离子植入制程，在该n型金氧半电晶体元件的汲极下方处，形成一接面崩溃电压调整区。经过此离子植入制程后，该n型金氧半电晶体元件的汲极与矽基底的接面崩溃电压便降低了，使得静电放电保护能力提升。

主权项

1. 一种提升积体电路之静电放电保护能力的方法,其中,该积体电路包括一内部电路区与一静电放电保护电路区,且该静电放电保护电路区至少包括一n型金氧半电晶体元件,以及该内部电路区须利用离子植入法进行密码编程;该方法包括:制作一光罩;利用该光罩,以离子植入法对该内部电路区进行密码编程的同时,在该n型金氧半电晶体元件的汲极下方处,进行离子植入制程,形成一接面崩溃电压调整区。2. 如申请专利范围第1项所述之方法,其中该积体电路是光罩唯读记忆体。3. 如申请专利范围第2项所述之方法,其中形成该接面崩溃电压调整区的植入离子是硼离子。4. 如申请专利范围第3项所述之方法,其中形成该接面崩溃电压调整区的离子植入条件大约如下:植入剂量是介于110@su1@su3-510@su1@su4atoms/cm@su2之间,植入能量是介于120-180kev之间。图示简单说明:第1a-1c图是应用本发明之一种光罩唯读记忆体的部份剖面制造流程示意图;以及第2图是应用本发明时须配合使用之一种光罩图案的布局