| 主权项 |
1. 一种能带隙电压基准,其包含:一个PTAT电压降电阻与V@ssB@ssE电压降电晶体之串联,以致于可在横跨该串联处发展出能带隙电压V@ssR@ssE@ssF=V@ssP@ssT@ssA@ssT+V@ssB@ssE;与及一个包含一对双极电晶体的PTAT电流产生器,这些双极电晶体会自该PTAT电压降电阻及该V@ssB@ssE电压降电晶体之间的一个基极电流节点处,导出它们的基极电流,该PTAT电流产生器会与该串联相连接,以提供一个流经该串联的PTAT电流,该PTAT电流系由该PTAT电流产生器所补偿,以抵消流经该PTAT电压降电阻之该基极电流效应。2. 如申请专利范围第1项之能带隙电压基准,其中,该PTAT电压降电阻的第一节点会与V@ssR@ssE@ssF输出节点相连接,该PTAT电压降电阻的第二节点会与该基极电流节点相接,该V@ssB@ssE电压降电晶体的第一节点会与该基极电流节点相连接,而且,该V@ssB@ssE电压降电晶体的第二节点会接地。3. 如申请专利范围第2项之能带隙电压基准,其中,该V@ssB@ssE电压降电晶体的该第一节点是一个双极电晶体的集极,该第二节点是该电晶体的一个射极,而且,该电晶体的基极会与该电晶体的该集极相连接。4. 如申请专利范围第2项之能带隙电压基准,其中,该一对双极电晶体包含一个具有第一尺寸的第一双极电晶体,与及一个具有大于该第一尺寸的第二尺寸之第二双极电晶体,其中,该第一双极电晶体的基极会接至该基极电流节点,而且,该第二双极电晶体的基极会经由一个基极电流补偿电阻与该基极电流节点相接,该基极电流补偿电阻会补偿该PTAT电流以抵消流经该PTAT电压降电阻之该基极电流效应。5. 如申请专利范围第4项之能带隙电压基准,其更包含一个误差放大器,该放大器具有与该一对电晶体相接的输入,与及一个与该V@ssR@ssE@ssF节点相接的输出。6. 如申请专利范围第5项之能带隙电压基准,其中,该电晶体的集极会经由一个第一电阻与该V@ssR@ssE@ssF节点相接,该第一电晶体的射极会接地,该第二电晶体的集极会经由一个第二电阻与该V@ssR@ssE@ssF节点相接,而该第二电晶体的射极会经由一个第三电阻接地,其中,该误差放大器的一个第一输入会接至该第一电晶体的该集极,而且,该误差放大器的一个第二输入会接至该第二电晶体的该集极。7. 一种靴带式能带隙电压基准,其包含:一个PTAT电压降电阻与双极V@ssR@ssE电压降电晶体之串联,以致于PTAT电流流经该串联时,可以在横跨该串联处发展出能带隙电压V@ssR@ssE@ssF=V@ssP@ssT@ssA@ssT+V@ssB@ssE,其中,该PTAT电压降电阻的第一节点会接至一个V@ssR@ssE@ssF输出节点,该PTAT电压降电阻的第二节点会接至一个基极电流节点,该V@ssB@ssE电压降电晶体的第一节点会接至该基极电流节点,而该V@ssB@ssE电压降电晶体的第二节点会接地;与及一个与该V@ssR@ssE@ssF节点相接的PTAT电流产生器,该电流产生器会提供一个流经该串联的PTAT电流,该PTAT电流产生器包含一个具有第一尺寸的第一双极电晶体,与及一个具有大于第一尺寸的第二尺寸之第二双极电晶体,其中,该第一双极电晶体的基极会接至该串联的该基极电流节点,而且,该第二双极电晶体的基极会经由一个基极电流补偿电阻而与该基极电流节点相接,该基极电流补偿电阻会补偿该PTAT电流以抵消流经该PTAT电压降电阻至该基极电流节点的该第一及第二电晶体的基极电流效应。8. 如申请专利范围第7项之靴带式能带隙电压基准,其中,该V@ssB@ssE电压降电晶体被规划为与该第一电晶体相接的电流镜。9. 如申请专利范围第8项之靴带式能带隙电压基准,其中,该V@ssB@ssE电压降电晶体是NPN电晶体,其射极接地,而集极与基极会接至该基极电流节点。10. 如申请专利范围第8项之靴带式能带隙电压基准,其中,该第一电晶体的集极会经由一个第一电阻接至该V@ssR@ssE@ssF节点,该第一电晶体的射极会接地,该第二电晶体的集极会经由一个第二电阻接至该V@ssR@ssE@ssF节点,该第二电晶体的射极会经由一个第三电阻而接地。11. 如申请专利范围第10项之靴带式能带隙电压基准,其中,该第一及第二电晶体系NPN电晶体。12. 如申请专利范围第10项之靴带式能带隙电压基准,其更含有一个误差放大器,该误差放大器具有与该一对电晶体相接的输入与及该V@ssR@ssE@ssF节点相接的一个输出,其中,该误差放大器的一个第一输入会与该第一电晶体的该集极相接,其第二输入会与该第二电晶体的该集极相接。13. 如申请专利范围第12项之靴带式能带隙电压基准,其中,该基极电流补偿电阻的电阻値系由下述关系式所决定:R4=2(R2)/P其中,R4是该基极电流补偿电阻的电阻値,R2是第三电阻的电阻値,P是该V@ssB@ssE电压降电晶体的射极尺寸该第一电晶体的射极尺寸之比値。14. 如申请专利范围第13项之靴带式能带隙电压基准,其中,该能带隙电压约为直流1.2伏特。15. 如申请专利范围第13项之靴带式能带隙电压基准,其中,在该能带隙电压的误差小于约100ppm/℃。16. 如申请专利范围第13项之靴带式能带隙电压基准,其中,该第二电晶体的该射极范围在该第一电晶体的该射极的2至20倍。17. 如申请专利范围第13项之靴带式能带隙电压基准,其中,该第二电晶体的该射极,是该第一电晶体的该射极的约4.8及10倍中的一个。18. 一种发展能带隙基准电压的方法,其包含下列步骤:以至少二个由基极电流供应的电晶体产生一个PTAT电流,其中,该PTAT电流会因该基极电流效应而被补偿;与及将该PTAT电流施于一个PTAT电压降电阻与双极V@ssB@ssE电压降电晶体之串联,以致于该PTAT电流流经该串联时,可以在横跨该串联处,发展出一个能带隙电压V@ssR@ssE@ssF=V@ssP@ssT@ssA@ssT+V@ssB@ssE,其中,用于该一对电晶体的基极电流系自位于该PTAT电压降电阻及该V@ssB@ssE电压降电晶体之间的基极电流节处导出。19.如申请专利范围第18项之发展能带隙基准电压的方法,其中,产生该PTAT电流的步骤会藉由施加一个相等但相反的补偿电流予该PTAT电压降电阻,以补偿流经该PTAT电压降电阻的该基极电流效应。20. 一种制造积体电路的方法,其包含下列步骤:设计一个至少含有一个靴带化能带隙电压基准的积体电路,其中,该靴带式能带隙电压基准被设计成含有:一个PTAT电压降电阻与双极V@ssB@ssE电压降电晶体之串联,以致于该PTAT电流流经该串联时,可以在横跨该串联处发展出一个能带隙电压V@ssR@ssE@ssF=V@ssP@ssT@ssA@ssT+V@ssB@ssE,其中,该PTAT电压降电阻的第一节点会接至V@ssR@ssE@ssF输出节点,该PTAT电压降电阻的第二节点会接至一个基极电流节点,该V@ssB@ssE电压降电晶体的第一节点会接至该基极电流节点,而该V@ssB@ssE电压降电晶体的第二节点会接地;与及一个接至该V@ssR@ssE@ssF节点的电流产生器,其会提供一个流经该串联的PTAT电流,该PTAT电流产生器包含一个具有第一尺寸的第一双极电晶体,与及一个具有大于该第一尺寸的第二尺寸之第二双极电晶体,其中,该第一双极电晶体的基极会接至该串联的该基极电流节点,而且,该第二双极电晶体的基极会经由一个基极电流补偿电阻接至该基极电流节点,该基极电流补偿电阻会补偿该PTAT电流,以抵消流经该PTAT电压降电阻至该基极电流节点的该第一电晶体及该第二电晶体之基极电流效应;与及根据该设计,制造该积体电路。21. 如申请专利范围第20项之制造积体电路的方法,其更包括以下述关系式,选择该基极电流补偿电阻之电阻値的方法:R4=2(R2)/p其中,R4是该基极电流补偿电阻的电阻値,R2是将该第二电晶体射极接地的电阻之电阻値,而P是该V@ssB@ssE电压降电晶体的射极尺寸对第一电晶体的射极尺寸之比値。22. 如申请专利范围第21项之制造积体电路的方法,其中,将该第一电晶体的集极连接至V@ssR@ssE@ssF的一个电阻R的电阻値被选成:R=P(R3)其中,R3是PTAT电压降电阻之値,而P是该V@ssB@ssE电压降电晶体的射极尺寸对该第一电晶体的射极尺寸之比値。23. 如申请专利范围第22项之制造积体电路的方法,其中,将该第二电晶体的集极接至V@ssR@ssE@ssF的电阻R1之电阻値之选择方法,大约与电阻R的电阻値相同。24. 如申请专利范围第23项之制造积体电路的方法,其中,该PTAT电压降电阻R3的电阻値,以如下之方式被选择之:R3=(V@ssR@ssE@ssF-V@ssB@ssE)/I@ss3@ss,@ssi@ssd@sse@ssa@ssl其中,V@ssB@ssE是横跨该V@ssB@ssE电压降电晶体的电压降,而I@ss3@ss,@ssi@ssd@sse@ssa@ssl是流经该串联的理想电流。图示简单说明:图1a系已知的Widlar能带隙电路的草图。图1b系已知的Brokaw cell的草图。 |
