| 发明名称 |
Circuit comprising intermediate registers between combinatory logic blocks |
| 摘要 |
|
| 申请公布号 |
EP0833451(A3) |
申请公布日期 |
1999.10.20 |
| 申请号 |
EP19970115362 |
申请日期 |
1997.09.04 |
| 申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
ECKER, WOLFGANG |
| 分类号 |
G06F1/10;G06F1/12;H03K19/017;H03K19/0175;(IPC1-7):H03K19/096 |
主分类号 |
G06F1/10 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
