主权项 |
1.一种通讯控制装置,其系经由外部资料滙流排在与外部装置之间将复数之资料做DMA (Direct Memory Access)传输者,其特征为;控制上述DMA传输,同时具有产生表示上述复数资料为属于连续资料讯号之DMA控制器。2.如申请专利范围第1项之通讯控制装置,其中上述外部资料滙流排之位元数为,较上述复数资料之各个位元数为大。3.如申请专利范围第1项之通讯控制装置,其中上述复数资料之位元数为,上述复数资料之各个位元数之和。4.如申请专利范围第1项之通讯控制装置,其中上述复数资料之各个位元数为,N位元,并且上述外部资料滙流排之位元数为2N位元。5.如申请专利范围第1项之通讯控制装置,其中上述讯号为同步于上述复数之资料。6.如申请专利范围第1项之通讯控制装置,其中上述复数资料系至少包含第1资料,与连续于上述第1资料之第2资料,上述讯号系同步于上述第1讯号。7.如申请专利范围第1项之通讯控制装置,其中上述讯号系同步于DMA周期。8.一种通讯系统,其系备有:外部资料滙流排,与连接于上述外部资料滙流排之外部装置,与经由上述外部资料滙流排在与上述外部装置之间将复数资料做DMA (DirectMemory Access)传输之通讯控制装置,控制上述DMA传输,同时,具有产生表示上述复数资料为属于连续资料之讯号之DMA控制器之通讯控制装置,与连接于上述外部资料滙流排与上述通讯控制装置之间,从上述通讯控制装置输入上述复数资料及上述讯号,依据上述讯号之输入将上述复数资料排列化为单一资料而输出于上述外部资料滙流排之排列化电路。9.如申请专利范围第8项之通讯系统,其中上述外部资料滙流排之位元数为较上述复数资料之各个位元数为大。10.如申请专利范围第8项之通讯系统,其中上述外部资料滙流排之位元数为上述复数资料之各个位元数之和。11.如申请专利范围第8项之通讯系统,其中上述外部资料滙流排之各个位元数为N位元,并且上述外部资料滙流排之位元数为2N位元。12.如申请专利范围第8项之通讯系统,其中上述讯号系同步于上述复数资料。13.如申请专利范围第8项之通讯系统,其中上述复数资料为至少包含第1资料,与连续于上述第1资料之第2资料,上述讯号系同步于上述第1讯号。14.如申请专利范围第8项之通讯系统,其中上述讯号系同步于DMA周期。15.如申请专利范围第8项之通讯系统,其中上述复数资料系于1DMA周期,至少包含第1资料,与连续于上述第1资料之第2资料,上述单一资料系至少包含具有合算上述第1资料及上述第2资料之位元数,上述讯号系于上述1DMA周期,同步于上述第1讯号。16.如申请专利范围第8项之通讯系统,其中上述复数资料系于1DMA周期,至少包含第1资料,与连续于上述第1资料之第2资料,上述第1及第2资料之位元数为都是N位元,上述单一资料之位元数为2N位元,上述讯号系于上述1DMA周期,同步于上述第1资料。图示简单说明:图一系表示本发明实施例之通讯控制装置之方块构成图。图二系补充图一之通讯控制装置之方块构成图。图三系补充图一之通讯控制装置之方块构成图。图四系说明图三之实施例动作之时间表。图五系表示先行技术例之方块构成图。图六系说明先行技术例动作之时间表。 |