| 主权项 |
1.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令及绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体系于上述半导体基板上,各配置于上述画像用之处理器的两端者。2.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令及绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述画像处理器系于上述半导体基板上,配置于上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体间者。3.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令及绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体系于上述半导体基板上,各配置于该短边侧者。4.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令及绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述画像处理器系于上述半导体基板上,配置于上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体间,且根据自外部之资料处理装置输入的命令,进行画像处理,上述第1之动态型随机存取记忆体系收容规定上述画像处理的上述绘图命令,上述第2之动态型随机存取记忆体系自上述画像处理写入,蓄存输出至外部的画像资讯的绘图用记忆体,上述画像用之处理器系根据上述第1动态型随机存取记忆体之上述绘图命令,生成写入上述第2动态型随机存取记忆体之画像资讯,令生成之画像资料写入上述第2之动态型随机存取记忆体,上述第2之动态型随机存取记忆体系令绘图之画像资讯,介由该画像用之处理器输出外部者。5.如申请专利范围第1项,第2项或第3项之任一项之半导体积体装置,其中,构成上述第1及第2之动态型随机存取记忆体的上述复数记忆体,系由各复数之区库所构成,于同一位址活化之资料线的位元数则于上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体呈相等者。6.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令及绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述画像处理器系于上述半导体基板上,配置于上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体间,上述第2之动态型随机存取记忆体系由2个记忆体所构成,经由上述画像用之处理器,上述2个记忆体系一方使用于绘图用记忆体,另一方系使用于显示用记忆体,绘图用和显示用则交互切换者。7.如申请专利范围第1项,第2项或第3项之任一项之半导体积体装置,其中,上述画像用之处理器系由自上述第1之动态型随机存取记忆体取出绘图命令,于取出终了后输出侧边演算始信号的画图命令取出部,和令变换之原图,进行分割为每所定线时,变换后之开始点和终点坐标的演算的侧边演算部,和于埋入上述线之开始点和终点间的直线,进行定址的演算的直线演算部,和处理自上述第1之动态型随机存取记忆体的画素资料,开始上述第2之记忆体之记忆体存取,写入绘图位址及画素资料的画素演算部,和将上述第2之动态型随机存取记忆体之显示资料,输出至外部的显示控制部所构成者。8.如申请专利范围第7项之半导体积体装置,其中,上述绘图命令取出部系经由自外部之资料处理装置输入之绘图开始信号,自上述第1之动态型随机存取记忆体取出绘图命令,于上述取出终了后,于上述侧边演算部输出侧边演算开始信号,上述侧边演算部系接受上述侧边演算开始信号,开始侧边演算,于该演算终了后,于上述直线演算部输出直线演算开始信号的同时,于上述直线演算部开始该演算结果之设定及下个之侧边演算,上述直线演算部系接受上述直线演算开始信号,开始直线演算,于该演算终了后,于上述画素演算部输出记忆体存开始信号的同时,将该演算结果设定于上述画素演算部,上述画素演算部系接受上述记忆体存取开始信号,自上述第1动态型随机存取记忆体处理画素资讯,开始上述第2之动态型随机存取记忆体之记忆体存取,写入属性资料及画素资料,上述显示控制部系将上述第2之记忆体之显示资料输出至外部者。9.如申请专利范围第8项之半导体积体装置,其中,上述第2之动态型随机存取记忆体系自上述画素演算部写入绘图位址及画素资料,介由上述显示控制部,将绘图之画像资讯输出至外部者。10.如申请专利范围第1项,第2项或第3项之任一项之半导体积体装置,其中,上述画像用之处理器系经由外部资料处理装置所输入之绘图命令,自上述第1记忆体取出绘图命令,于取出终了后,进行画像演算,令该演算结果绘图于上述第2之动态型随机存取记忆体,令绘图资料输出外部者。11.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图命令的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体系于上述半导体基板上,各配置于上述画像用之处理器的两端者。12.一种半导体积体装置,其特征系令集积逻辑电路的画像用之处理器,和收容绘图来源资料的第1动态型随机存取记忆体,和收容绘图资讯的第2动态型随机存取记忆体具备于1个半导体基板上,上述第1之动态型随机存取记忆体和上述第2之动态型随机存取记忆体系于上述半导体基板上,各配置于上述画像用之处理器的两端者。13.如申请专利范围第11项之半导体积体装置,其中,上述画像处理器系根据自外部之资料处理装置输入的命令,进行画像处理,上述第1之动态型随机存取记忆体系收容规定上述画像处理的上述绘图命令,上述第2之动态型随机存取记忆体系自上述画像处理器写入,蓄存输出至外部的画像资讯的绘图用记忆体,上述画像用之处理器系根据上述第1动态型随机存取记忆体之上述绘图命令,生成写入上述第2动态型随机存取记忆体之画像资讯,令生成之画像资料写入上述第2之动态型随机存取记忆体,上述第2之记忆体系令绘图之画像资讯,介由该画像用之处理器输出外部者。14.如申请专利范围第12项之半导体积体装置,其中,上述画像处理器系根据自外部之资料处理装置输入的命令,进行画像处理,上述第1之动态型随机存取记忆体系收容规定上述画像处理的上述绘图命令,上述第2之动态型随机存取记忆体系自上述画像处理器写入,蓄存输出至外部的画像资讯的绘图用记忆体,上述画像用之处理器系根据上述第1动态型随机存取记忆体之上述绘图来源资料,生成写入上述第2动态型随机存取记忆体之画像资讯,令生成之画像资料写入上述第2之动态型随机存取记忆体,上述第2之动态型随机存取记忆体系令绘图之画像资讯,介由该画像用之处理器输出外部者。图示简单说明:第一图中,显示利用有关本发明之半导体积体电路装置的系统之一例。第二图中,显示画像操作之代表性者。第三图中,显示有关本发明之内藏于半导体积体电路装置的画像处理器之侧边演算部的方块图。第四图中,显示有关本发明之内藏于半导体积体电路装置的画像处理器之直线演算部的方块图。第五图中,显示有关本发明之内藏于半导体积体电路装置的画像处理器之画素演算部的方块图。第六图中,显示有关本发明之内藏于半导体积体电路装置的画像处理器之画像记忆体的连接关系。第七图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组的读取和写入的基本时间图。第八图中,有关本发明之内藏于半导体积体电路装置的记忆体模组的行位址被切换时之时间图。第九图中,显示产生跨于复数区库绘图的情形。第十图中,显示有关本发明之内藏于半导体积体电路装置的画像处理器之4段管线处理的情形。第十一图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组的具体例。第十二图中,显示有关本发明之半导体积体电路装置的布局图像概略构成图。第十三图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组之布局之一例。第十四图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组之布局之另一例。第十五图中,显示有关本发明之半导体积体电路装置的测试机构。第十六图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组之测试机能。第十七图中,显示有关本发明之内藏于半导体积体电路装置的记忆体模组之切换电路之一例。第十八图中,显示有关本发明之半导体积体电路装置的测试控脚位的分配。第十九图中,显示有关本发明之半导体积体电路装置的逻辑测试之测试端子输出入。第二十图中,显示有关本发明之半导体积体电路装置的整体区块图。第二一图-二三图中,显示有关本发明之半导体积体电路装置的输出脚位。 |
