| 主权项 |
1.一种制造MOS装置之方法,该方法包含下列步骤:提供一基片,一第一电导型之基片并有一表面;形成一导电层绝缘配置在该基片上;蚀刻该导电层之数部分,俾形成一闸结构,该闸结构有一顶部及数侧面;在该闸结构之至少诸侧面形成一绝缘层;在上述基片之表面植入掺杂物并与上述闸结构及闸结构诸侧面上之绝缘层对准,俾形成源/汲极延伸部份;以及进行快速热退火处理,俾在随后之低温处理步骤减少植入物损坏并减低掺杂物之瞬时增强扩散。2.根据申请专利范围第1项之方法,其中形成上述绝缘层为使上述MOS装置经历快速热成长处理所完成。3.根据申请专利范围第2项之方法,其中上述快速热成长处理为使上述MOS装置在氧化环境经历大约950至1050℃约5至20秒。4.根据申请专利范围第1项之方法,其中上述快速热退火处理为使上述MOS装置经历大约800至1000℃约5至45秒。5.根据申请专利范围第1项之方法,其中上述源/汲极延伸部份为上述第一电导型。6.根据申请专利范围第1项之方法,其中上述第一电导型为p-型。7.一种同时制造PMOS装置及nMOS装置之方法,该方法包含下列步骤:提供一第一电导型并有一表面之基片,该基片有一pMOS装置部位及一nMOS装置部位;形成一导电层绝缘配置在该基片上;以第一电导型掺杂物掺杂与上述pMOS装置对应之导电层之一部份,并以与上述第一电导型物相反之第二电导型掺杂物掺杂对应于上述nMOS装置之导电层;进行第一快速热退火处理,俾重新分配上述掺杂物,而无掺杂物实际渗入基片或混杂;蚀刻上述导电层之数部分,俾形成一供上述nMOS装置之闸结构及一供上述pMOS装置之闸结构,每一上述闸结构有一顶部及数侧面;在每一上述闸结构之顶部及侧面形成一第一绝缘层;在上述基片表面在上述nMOS装置部位植入第二电导型掺杂物,并与位于上述nMOS闸结构之第一绝缘层对准,俾形成供该nMOS装置之源/汲极延伸部份;进行第二快速热退火处理;在上述第一绝缘层形成第二绝缘层;在上述基片表面在上述pMOS装置部位植入第一电导型掺杂物,并与位于上述pMOS闸结构之第二绝缘层对准,俾形成供该pMOS装置之源/汲极延伸部份;以及进行第三快速热退火处理,俾在随后之低温处理步骤减少植入物损坏并减低上述掺杂物之瞬时增强扩散。8.根据申请专利范围第7项之方法,其中上述第一快速热退火处理为使MOS装置经历大约900至1000℃约5至60秒。9.根据申请专利范围第7项之方法,其中上述形成第一绝缘层之步骤包含使pMOS装置及nMOS装置经历快速热增长处理,其包括使pMOS以及nMOS装置在氧化环境经历大约950到1050℃约10至30秒。10.根据申请专利范围第7项之方法,其中上述第二快速热退火处理为使上述MOS装置经历大约900至1000℃约10至30秒。11.根据申请专利范围第7项之方法,其中上述第三快速热退火处理较佳为使上述MOS装置经历大约800至1000℃约5至45秒。12.根据申请专利范围第7项之方法,其中上述第一电导型为p-型。13.根据申请专利范围第7项之方法,其中上述第二电导型为n-型。14.一种制造MOS装置之方法,该方法包含下列步骤:提供一基片,第一电导型之该基片并有一表面;形成一导电层绝缘配置在该基片上;掺杂上述导电层之一部份;进行第一快速热退火处理,俾重新分配掺杂物而无掺杂物实际渗入上述基片;蚀刻上述导电层之数部分,俾形成一闸结构,该闸结构有一顶部及数侧面;使上述MOS装置经历快速热增长处理,藉以在上述闸结构之顶部及侧面形成一绝缘层;在上述基片之表面植入掺杂物,并与上述闸结构对准,俾形成源/汲极延伸部份;以及进行第二快速热处理,俾在随后之低温处理步骤减少植入物损坏并且减低掺杂物之瞬时增强扩散。15.根据申请专利范围第14项之方法,其中上述第一快速热退火处理为使上述MOS装置经历大约900至1000℃约5至60秒。16.一种同时制造pMOS装置及nMOS装置之方法,该方法包含下列步骤:提供一第一电导型并有一表面之基片,该基片有一pMOS装置部位及一nMOS部位;形成一导电层绝缘配置在该基片上;以第一电导型掺杂物掺杂与上述pMOS装置对应之该导电层之一部份,并以与上述第一电导型物相反之第二电导型掺杂物掺杂对应于上述nMOS装置之该导电层;进行第一快速热退火处理,俾重新分配上述掺杂物,而无掺杂物实际渗入上述基片或混杂;蚀刻上述导电层之数部分,俾形成一供上述pMOS装置之闸结构及一供上述nMOS装置之闸结构,每一上述闸结构有一顶部及数侧面;在每一上述闸结构之顶部及侧面形成一第一绝缘层;在上述基片表面在上述nMOS装置部位植入第二电导型掺杂物,并与位于上述nMOS闸结构之第一绝缘层对准,俾形成供该nMOS装置之源/汲极延伸部份;在上述基片表面在上述pMOS装置部位植入第一电导型掺杂物,并与位于上述pMOS闸结构之第一绝缘层对准,俾形成供该pMOS装置之源/汲极延伸部份;以及进行第二快速热退火处理,俾在随后之低温处理步骤减少植入物损坏并减低上述掺杂物之瞬时增强扩散。17.根据申请专利范围第16项之方法,其中上述形成第一绝缘层之步骤包含使上述pMOS装置及nMOS装置经历快速热成长处理。图示简单说明:图一-七为本发明之二半导体装置之剖面图,其为使用本发明之方法所制成。图一-七例示此二装置之连续制造阶段。图八为曲线图,例示砷HDD退火对V衰减之效果。图九为曲线图,例示pMOS V衰减与供0.18 m RTA HDD处理之闸长度之关系,以及源/汲极退火与先前加热处理流程之比较。图十为曲线图,例示SIMS轮廓,示在低温测壁敷着步骤前,以RTA处理步骤消除硼尾端部位之空隙增强瞬时扩散。图十一为曲线图,例示闸至汲极电容与闸至汲极偏压之关系(V等于0伏)。此图示在侧壁敷着前,RTA HDD退火之突变p-型源/汲极接点轮廓。 |
