发明名称 动态随机存取内存结构及其制造方法
摘要 本发明公开了一种动态随机存取内存结构及其制造方法,该结构包含有一凹入式栅极晶体管,位于基底内;一沟槽电容结构,位于基底中,沟槽电容结构与凹入式栅极晶体管的第一源/漏极电性连接;一第一导电结构,位于沟槽电容结构上而与沟槽电容结构接触;一堆叠电容结构,位于第一导电结构上而与第一导电结构接触,其中,沟槽电容结构的下电极与堆叠电容结构的上电极电连接而成为一共同电极;以及一位线,位于凹入式栅极晶体管的第二源/漏极的上方而与第二源/漏极电性连接,并且位线的顶部低于凹入式栅极晶体管的栅极导电层的顶部。
申请公布号 CN101656254A 申请公布日期 2010.02.24
申请号 CN200810214215.8 申请日期 2008.08.21
申请人 南亚科技股份有限公司 发明人 黄文魁
分类号 H01L27/108(2006.01)I;H01L23/522(2006.01)I;H01L21/8242(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L27/108(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1.一种动态随机存取内存结构,包含有:一基底;一凹入式栅极晶体管,位于该基底内,该凹入式栅极晶体管具有一栅极导电层、一第一源/漏极、及一第二源/漏极,该栅极导电层自该基底内延伸至该基底上;一沟槽电容结构,位于该基底中,该沟槽电容结构经由一单边埋藏式导电带与该第一源/漏极电性连接;一第一导电结构,位于该沟槽电容结构上方而与这些沟槽电容结构接触;一堆叠电容结构,位于该第一导电结构上方而与该第一导电结构接触,其中,该沟槽电容结构的下电极与该堆叠电容结构的上电极电连接而成为一共同电极;及一位线,位于该第二源/漏极的上方而与该第二源/漏极电性连接,并且该位线的顶部低于该栅极导电层的顶部。
地址 中国台湾桃园县