| 主权项 |
1.一种依晶格基底方式布局设计的半导体积体电路装置,其为具备有:配置预定的逻辑电路之标准晶格;在该标准晶格上进行电源供给及接地供给的插接帽晶格;及形成有由P通道MOS电晶体形成用的m1(m1为任意的自然数)个第一闸极电极、被配置于该第一闸极电极之两侧的(m1+1)个第一P型扩散层、N通道MOS电晶体形成用的n1(n1为任意的自然数)个第二闸极电极、被配置在该第二闸极电极之两侧的(n1+1)个第二N型扩散层所组成的第一基本对,且前述标准晶格及插接帽晶格同时构成晶格列,并统一其晶格列之宽幅的馈通晶格者。2.一种依晶格基底方式布局设计的半导体积体电路装置,其为具备有:配置预定的逻辑电路之标准晶格;及形成有由P通道MOS电晶体形成用的m2(m2为任意的自然数)个第三闸极电极、被配置于该第三闸极电极之两侧的(m2+1)个第三P型扩散层、N通道MOS电晶体形成用的n2(n2为任意的自然数)个第四闸极电极、被配置在该第四闸极电极之两侧的(n2+1)个第四N型扩散层所组成第二基本对,且前述标准晶格同时构成晶格列,并在其标准晶格上进行电源供给及接地供给的插接帽晶格者。3.如申请专利范围第2项之依晶格基底方式布局设计的半导体积体电路装置,其中插接帽晶格,系在第二基本对上预先施行预定的布线以形成所希望之逻辑电路之基础的准逻辑电路者。4.一种依晶格基底方式布局设计的半导体积体电路装置,其为具备有:形成有由P通道MOS电晶体形成用的m1(m1为任意的自然数)个第一闸极电极、被配置于该第一闸极电极之两侧的(m1+1)个第一P型扩散层、N通道MOS电晶体形成用的n1(n1为任意的自然数)个第二闸极电极、被配置在该第二闸极电极之两侧的(n1+1)个第二N型扩散层所组成第一基本对之晶格列宽幅统一用的馈通晶格者;及形成有由P通道MOS电晶体形成用的m2(m2为任意的自然数)个第三闸极电极、被配置于该第三闸极电极之两侧的(m2+1)个第三P型扩散层、N通道MOS电晶体形成用的n2(n2为任意的自然数)个第四闸极电极、被配置在该第四闸极电极之两侧的(n2+1)个第四N型扩散层所组成第二基本对,且前述标准晶格同时构成晶格列,并在其馈通晶格上进行电源供给及接地供给的插接帽晶格者。5.如申请专利范围第4项之依晶格基底方式布局设计的半导体积体电路装置,其中馈通晶格及插接帽晶格,系在第一及第二基本对上预先施行预定的布线以形成所希望之逻辑电路之基础的准逻辑电路者。6.如申请专利范围第4项之依晶格基底方式布局设计的半导体积体电路装置,其中馈通晶格及插接帽晶格,系在至少一部分的第一基本对或第二基本对上预先施行预定的布线以形成所希望之逻辑电路者。7.如申请专利范围第5项之依晶格基底方式布局设计的半导体积体电路装置,其中馈通晶格及插接帽晶格,系在至少一部分的准逻辑电路上预先施行预定的布线以形成所希望之逻辑电路者。图示简单说明:第一图显示依晶格基底方式进行布局设计的半导体积体电路装置之构成图。第二图显示逻辑电路层及反相器的图。第三图显示第二图所示之反相器利用CMOS以作为标准晶格而构成的例示图。第四图显示以横方向配置复数个反相器、NAND、正反器等的标准晶格以形成三排晶格列的例示图。第五图显示习知之馈通晶格的图。第六图显示插入第五图所示之馈通晶格且排齐晶格列宽幅的例示图。第七图显示发生设计变更之逻辑电路的例示图。第八图显示使用馈通晶格以实现第七图所示之发生设计变更之逻辑电路的例示图。第九图显示配置在各晶格列之插接帽晶格的配置状态图。第十图显示习知之插接帽晶格的图。第十一图为依本发明实施形态1之晶格基底方式进行布局设计的半导体积体电路装置所使用之馈通晶格的布局图。第十二图为第十一图所示之馈通晶格之电晶体层的电路图。第十三图显示在晶格列上使用实施形态1之馈通晶格而布局设计之结果的例示图。第十四图显示发生设计变更之逻辑电路的例示图。第十五图显示在第十三图所示之布局设计的结果例中使用实施形态1之馈通晶格而实现发生第十四图所示之设计变更的逻辑电路之例示图。第十六图系就结线变更只具有第十一图所示之反相器之电路要素的馈通晶格,以修正成具有反向器功能的馈通晶格之方法而加以说明的图。第十七图系以剖面说明修正成具有第十六图所示之反相器功能之馈通晶格之方法的图。第十八图显示本发明实施形态4之插接帽晶格的构成图。第十九图为从第十八图所示之实施形态4之插接帽晶格中除去由第二层铝布线所组成的电源供给线及接地供给线的图。第二十图为第十九图所示之插接帽之电晶体层的电路图。第二一图显示配置于实施形态4之插接帽晶格中的例示图。第二二图显示发生设计变更之逻辑电路的例示图。第二三图显示将第十八图所示之插接帽晶格变更成具备NAND功能之插接帽晶格的布局图。第二四图显示在只有电路要素之插接帽晶格上施以结线且修正成具有NAND功能之插接帽晶格之方法的图。第二五图显示本发明实施形态7之插接帽晶格的构成图。第二六图为从第二五图所示之实施形态7之插接帽晶格中除去由第二层铝布线所组成的电源供给线及接地供给线的图。第二七图为第二五图所示之插接帽之电晶体层的电路图。第二八图为实施形态7之插接帽晶格之使用方法的说明图。第二九图显示变更第二六图所示之插接帽晶格的结线且修正成具有反相器功能之插接帽晶格之方法的图。第三十图使用实施形态10之馈通晶格及插接帽晶格而布局设计的例示图。第三一图显示使用馈通晶格及插接帽晶格以实现第三十图所示之布局设计后发生设计变更之逻辑电路的例示图。第三二图显示使用实施形态12之馈通晶格及插接帽晶格以进行布局设计的例示图。第三三图显示变更第三二图所示之馈通晶格的结线且修正成具有反相器功能之馈通晶格之方法的图。第三四图为第三三图所示之馈通晶格之电晶体层的电路图。第三五图显示使用馈通晶格及插接帽晶格以实现第三二图所示之布局设计后发生设计变更之逻辑电路的例示图。 |
