| 主权项 |
1.一种半导体记忆装置,系具备有:内部降压电路,应答于降压活性化信号之活性化而被活性化,由外部将电源电压加以降压并用以生成内部电源电压;电源投入检测电路,应答于前述外部电源电压之投入而成为活性状态用以产生电源投入检测信号;及控制装备,应答于前述电源投入检测信号之活性化并将前述降压活性化信号保持于非活性状态。2.如申请专利范围第1项之半导体记忆装置,系更具备迟延装备,将前述电源投入检测信号加以预定时间迟延并给与到控制装备;而前述控制装备,系含有应答于前述迟延装备之输出信号的非活性状态并用以停止保持到前述降压活性化信号之非活性状态。3.如申请专利范围第2或3项之半导体记忆装置,其中前述控制装备,更具备有:空循环检测装备,应答于动作循环指示信号,并将内部电路再设定于初期状态用以检测被指示空循环;及使动作停止之装备,由前述空循环检测装备应答于空循环检测指示信号之活性化,将前述降压活性化信号保持于非活性状态。4.如申请专利范围第3项之半导体记忆装置,更具备有:活性控制信号产生装备,根据前述动作循环指示信号为了活性化前述内部降压电路用以产生活性控制信号;而含于前述控制装备之停止装备,系包含闸电路,应答于前述空循环检测指示信号之活性化并根据前述活性控制信号用以产生前述降压活性化信号。5.一种半导体记忆装置,系具备有:内部降压电路,应答于降压活性化信号之活性化而被活性化,由外部将电源电压加以降压用以生成内部电源电压;内部动作活性化信号产生装备,由外部应答于动作循环规定信号并为了用以活性化该前述压活性化信号为了用以产生内部动作活性化信号;电源投入检测电路,应答于前述外部电源电压之投入而成为活性状态用以产生电源投入检测信号;空循环检测装备,应答于前述电源投入检测信号及前述动作循环规定信号,并为了将内部电路再设定为初期状态用以检测被指示后之空循环,用以产生该检测时被活性化之空循环检测信号;及控制装备,接受前述空循环检测信号,使前述空循环检测信号被活性化为止根据前述内部动作活性化信号用以停止前述降压活性化信号之产生,并将前述降压活性化信号保持于非活性状态。6.如申请专利范围第5项之半导体记忆装置,更具备有:迟延电路,用以迟延前述电源投入检测信号预定时间;而前述控制装备,系含有应答于前述迟延电路之输出信号的活性状态及前述空循环检测信号之非活性状态,并根据前述内部动作活性化信号以降压活性化信号之停止产生及前述降压活性化信号之非活性状态进行保持动作之装备。7.如申请专利范围第5项之半导体记忆装置,其中前述控制装备,系含有应答于前述电源投入检测信号之活性状态及前述空循环检测信号之非活性状态,并根据前述内部动作活性化信号以降压活性化信号之停止产生及前述降压活性化信号之非活性状态进行保持动作之装备。图示简单说明:第一图系显示根据本发明实施形态1之半导体记忆装置的重要部分构成之概略方块图。第二图系显示第一图所示电路之动作信号波形图。第三图系显示第一图所示电路之动作信号波形图。第四(A)图系显示第一图所示电源投入检测电路之构成之一例,(B)系显示其动作波形图。第五图系显示第一图所示空循环检测电路之构成之一例。第六图系显示第一图所示活性控制信号产生电路之构成之一例。第七图系显示根据本发明实施形态2之半导体记忆装置之重要部分概略构成图。第八图系显示第七图所示电路之动作信号波形图。第九图系显示第七图所示电路之动作信号波形图。第十图系显示习知半导体记忆装置的整体构成概略图。第十一图系显示第十图所示内部降压电路之概略构成图。第十二图系显示第十一图所示比较电路之构成之一例。第十三图系显示第十一图及第十二图所示降压活性化信号产生部之构成之一例。第十四图系显示第十三图所示电路之动作波形图。第十五图系显示第十三图所示电路之动作信号波形图。 |
