| 主权项 |
1.一种应用于积体电路中的夹道电阻,系利用一控制端及二连接端与外部连接,其包含:一井区;一对蚀刻氧化层,系由一成长于该井区上之氧化层经光罩蚀刻而成;一第一区,系定义于该井区上与该对蚀刻氧化层之间,用以掺入一增加导电性之第一掺质以作为该控制端;以及二第二区,系定义于该井区上与该对蚀刻氧化层二侧,用以掺入一增加导电性之第二掺质以作为该二连接端。2.如申请专利范围第1项所述之应用于积体电路中的夹道电阻,其中该井区系为一N型井区。3.如申请专利范围第1项所述之应用于积体电路中的夹道电阻,其中该氧化层系为一二氧化矽(SiO2)层。4.如申请专利范围第1项所述之应用于积体电路中的夹道电阻,其中该对蚀刻氧化层系以自对准源极(self-align source)制程其中之一步骤形成。5.如申请专利范围第1项所述之应用于积体电路中的夹道电阻,其中该增加导电性之第一掺质系为一高浓度比之三族元素,而该三族元素系包含硼。6.如申请专利范围第1项所述之应用于积体电路中的夹道电阻,其中该增加导电性系为一高浓度比之五族元素,而该五族元素系包含磷及砷。图示简单说明:第一图:习用之夹道电阻。第二图:本案夹道电电阻用光罩定义第一区。第三图:本案夹道电电阻成形。 |
