| 主权项 |
1.一种使用同步延迟线路之数位延迟闭锁环路,具有接收一外部时脉之输入点以及产生与该外部时脉同步之内时脉讯号之内部时脉点,该环路包括:一延迟缓冲器,用以延迟该外部时脉一预定时间,并产生该延迟的时脉为第一时脉;一主延迟,用以延迟该第一时脉一预定时间,并产生该延迟的时脉为第二时脉;第一延迟线,包括复数串连的单位延迟,该单位延迟延迟该第二时脉一预定时间;第二延迟线,包括复数串连的单位延迟,该单位延迟延迟该第一时脉一预定时间;开关装置,用以回应输入至其控制埠之致能讯号而产生该第一时脉至该内部时脉点,该开关装置具有复数个开关,分别连接于位在该第二延迟线内之该单位延迟与该内部时脉点之间,该第一时脉被延迟一预定时间;以及延迟相位比较装置,当该第一时脉及自位于该第一延迟线内之该单位延迟输出之至少一时脉同相位时,用以激励一致能埠一预定时间,该延迟相位比较装置连接于该第一延迟线内之该单位延迟之输出点与该开关装置之该等开关之致能埠之间。2.如申请专利范围第1项之环路,其中该延迟相位比较装置包括:于该第一时脉为第一逻辑状态时栓锁来自该第一延迟线之一单位延迟之时脉输出,并于该第一时脉为第二逻辑状态时激励一致能讯号选择该开关装置中之复数个开关中之一,以便从该第二输出延迟线输出之延迟时脉选择对应该栓锁时之一延迟时脉的装置;以及复数个延迟侦测器,连接于该第一延迟线之该单位延迟之输出点与连接至该第二延迟线之该单位延迟之输出点之间。3.如申请专利范围第2项之环路,其中每一个该延迟侦测器包括传递禁能延迟侦测器之致能讯号之装置,以便于该致能讯号被激励时,侦测该第一延迟线之下一单位延迟之延迟相位,该致能讯号从该复收个开关中选择一个。4.如申请专利范围第1项之环路,更包括于该外部时脉比该第一延迟线上之延迟时间长时旁路(bypass)该第一时脉至该内部时脉点的装置。图示简单说明:第一图系习知使用锁相环路之时脉同步电路之方块图;第二图系本发明使用同步延迟线之数位延迟闭锁环路之方块图;第三图系解释第二图数位延迟闭锁环路用之时脉图;第四图系本发明数位延迟闭锁环路电路图之实施例;第五图系解释第四图同步延迟线运作时脉图;第六图系本发明使用同步延迟线之数位延迟闭锁环路电路之模拟波形图。 |
