半导体积体电路

摘要

本发明系关于用于ＬＣＤ驱动器之半导体积体电路，特别是关于共用驱动器用之输出电路者。其课题在于提供可抑制贯穿电流之输出缓冲电路。解决手段：在此输出缓冲电路中，串联连接之Ｐ通道电晶体１１，１２之各别的源极侧分别连接于电源端子Ｖ０，Ｖ１，同样串联连接之Ｎ通道电晶体１３，１４之各别的源极侧分别连接于电源端子Ｖ４，Ｖ５。又，Ｐ通道电晶体１１，１２之共通连接之汲极侧连接在电阻１５之一端，Ｎ通道电晶体１３，１４之共通连接之汲极侧连接在电阻１６之一端。而且，电阻１５，１６之各别的另一端共通地连接在输出端子１０。

主权项

1.一种半导体积体电路,其特征为具有:一端连接在第一之电源端子(V1)之第一导电型之第一的电晶体(11),及一端连接在上述第一导电型之第一的电晶体之另一端,另一端连接在第二之电源端子(V0)之第一导电型的第二之电晶体(12),及一端连接在上述第一导电型之第一的电晶体与上述第一导电型之第二的电晶体之连接部分,另一端连接在输出端子(10)之第一的电阻(15),及一端连接在第三之电源端子(V4)之第二导电型的第三之电晶体(13),及一端连接在上述第二导电型之第一的电晶体之另一端,另一端连接在第四之电源端子(V5)之第二导电型之第四的电晶体(14),及一端连接在上述第二导电型之第三的电晶体与上述第二导电型之第四的电晶体连接部分,另一端连接在上述输出端子之第二的电阻。图示简单说明:第一图系表示关于本发明之实施的形态之输出电路之构成图。第二(a)-(f)图系分别表示第四图之输出电路之驱动器用LSI之动作波形图。第三图系表示高耐压构造之N通道电晶体之静特性图。第四图系表示关于先前技术之输出电路之构成图。