| 发明名称 | 电容单元、集成电路、集成电路设计方法以及集成电路制造方法 | ||
| 摘要 | 本发明的一实施方式涉及的电容单元，将用于积蓄静电容量的多晶硅栅(6)扩大到单元框(2)中的电源布线位置和接地布线位置。此外，不限于将多晶硅栅(6)扩大到单元框(2)中的电源布线位置和接地布线位置的情况，也可以将多晶硅栅(6)扩大到电源布线位置或接地布线位置的任意一方。这样，在电容单元中主要影响到静电容量的积蓄量的扩散层(3)和多晶硅栅(6)的重复部分的面积(X×Y)被扩大。 | ||
| 申请公布号 | CN101647111A | 申请公布日期 | 2010.02.10 |
| 申请号 | CN200780052396.2 | 申请日期 | 2007.03.29 |
| 申请人 | 富士通株式会社 | 发明人 | 金成克直 |
| 分类号 | H01L21/82(2006.01)I;H01L21/822(2006.01)I;H01L27/04(2006.01)I | 主分类号 | H01L21/82(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 雒运朴;李 伟 |
| 主权项 | 1.一种电容单元，其特征在于，是在作为被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向展开的芯片上的区域的一个或者多个部位上，配置按各处理功能生成的多个单元而构成的集成电路中，在配置了该多个单元后的该部位上的剩余区域分别配置的电容单元，将用于积蓄静电容量的多晶硅栅扩大到为了在上述部位上配置单元而设定的平面四边形状的单元框中的电源布线位置以及/或者接地布线位置。 | ||
| 地址 | 日本神奈川县 | ||