发明名称 半导体装置及其制造方法
摘要 本发明系关于Cu之金属敷覆(metallization)。本发明之半导体装置包含:一第一绝缘层,于其表面设有一沟槽;一第二绝缘层,设于该沟槽之表面上,第二绝缘层较第一绝缘层具有较低的晶体缺陷密度;及一配线层,埋入于该沟槽中,且为第二绝缘层所包围。
申请公布号 TW336347 申请公布日期 1998.07.11
申请号 TW086104275 申请日期 1997.04.03
申请人 东芝股份有限公司 发明人 松能正
分类号 H01L21/765 主分类号 H01L21/765
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种半导体装置,包含:一第一绝缘层,于其表面设有一沟槽;一第二绝缘层,设于该沟槽之表面上,第二绝缘层较第一绝缘层具有较低的晶体缺陷密度;及一配线层,设于该沟槽中,第二绝缘层位在该配线层与该沟槽的表面之间。2.如申请专利范围第1项之半导体装置,其中,该第二绝缘层的厚度约为50nm。3.如申请专利范围第1项之半导体装置,其中,该第二绝缘层包含氧化矽或氮化矽。4.如申请专利范围第1项之半导体装置,其中,该第一绝缘层包含可使其介电系数降低的C或F之含有量;且于其中,该第二绝缘层的C或F之密度较低于该第一绝缘层。5.如申请专利范围第4项之半导体装置,其中,该第二绝缘层的介电系数小于约3.9。6.如申请专利范围第4项之半导体装置,其中,该第二绝缘层中之C或F之含有量不影响该第二绝缘层的介电系数。7.如申请专利范围第1项之半导体装置,其中,该配线层包含由Al与Cu的合金、Ag、及Au所构成之族群中所选出之一金属。8.如申请专利范围第1项之半导体装置,其中,该第一绝缘层包含一有机化合物。9.一种半导体装置,包含:一层间绝缘层,于其表面设有一沟槽;一阻绝金属层,设于该沟槽之表面上;一第一绝缘层,设于该阻绝金属层上,该第一绝缘层的C或F之密度较低于该层间绝缘层;一配线层,设于该沟槽中,第一绝缘层位在该配线层与该阻绝金属层之间;及一第二绝缘层,包覆于该配线层的顶部表面上。10.如申请专利范围第9项之半导体装置,其中,该第一绝缘层之厚度约为50nm。11.如申请专利范围第9项之半导体装置,其中,该第一绝缘层包含氧化矽或氮化矽。12.如申请专利范围第9项之半导体装置,其中,该配线层包含由Al与Cu的合金、Ag、及Au所构成之族群中所选出之一金属。13.如申请专利范围第9项之半导体装置,其中,该层间绝缘层包含一有机化合物。14.如申请专利范围第9项之半导体装置,其中,该层间绝缘层中之C或F之含有量足以降低该层间绝缘层的介电系数。15.一种半导体装置,包含:一层间绝缘层,设于一半导体基板上,其介电系数小于约3.9;一配线层,埋设于该层间绝缘层表面的一沟槽中;及一第一绝缘层,设于该层间绝缘层与该之间,此第一绝缘层防止与该配线层的反应。16.如申请专利范围第15项之半导体装置,其中,该第一绝缘层之厚度约为50nm。17.如申请专利范围第15项之半导体装置,其中,该绝缘层包含氧化矽或氮化矽。18.如申请专利范围第15项之半导体装置,其中,该第一绝缘层的C或F之密度较低于该层间绝缘层。19.如申请专利范围第18项之半导体装置,其中,该层间绝缘层中之C或F之含有量足以降低该层间绝缘层的介电系数。20.如申请专利范围第19项之半导体装置,其中,该层间绝缘层的介电系数小于约3.9。21.如申请专利范围第19项之半导体装置,其中,该第一绝缘层的C或F之含有量不影响该第一绝缘层的介电系数。22.如申请专利范围第15项之半导体装置,其中,该配线层包含由Al与Cu的合金、Ag、及Au所构成之族群中所选出之一金属。23.如申请专利范围第15项之半导体装置,其中,该层间绝缘层包含一有机化合物。24.如申请专利范围第15项之半导体装置,其中,该层间绝缘层包含一无机化合物。25.如申请专利范围第24项之半导体装置,其中,该无机化合物为以高密度电浆CVD制成之一绝缘层,其电浆密度高于11011cm-3。26.如申请专利范围第15项之半导体装置,其中,该层间绝缘层系由包含SiF族群的一绝缘层构成。27.如申请专利范围第15项之半导体装置,其中,该层间绝缘层包含封入于至少两配线层之间的气体。28.一种半导体装置的制造方法,包含下列各步骤:在一半导体基板上形成一层间绝缘层,该层间绝缘层的介电系数小于约3.9;在该层间绝缘层之一表面上形成一沟槽;至少在该沟槽之一表面上形成一第一绝缘层,该第一绝缘层包含不同于该层间绝缘层之材料,该第一绝缘层系由可防止与导电材料反应的材料所构成;及将导电材料埋入于该沟槽中。29.一种半导体装置的制造方法,包含下列各步骤:在一半导体基板上形成一层间绝缘层,该层间绝缘层的介电系数小于约3.9;在该层间绝缘层之一表面上形成一沟槽;至少在该沟槽之一表面上形成一第一绝缘层,该第一绝缘层包含不同于该层间绝缘层之材料;在该绝缘层上形成一阻绝金属层,该绝缘层系由可防止与导电材料反应的材料所构成;及将导电材料埋入于该沟槽中。30.如申请专利范围第28项之半导体装置的制造方法,其中,该第一绝缘层的C或F之密度较低于该层间绝缘层。31.如申请专利范围第28项之半导体装置的制造方法,其中,形成该第一绝缘层的步骤包括高密度电浆CVD,其电浆密度高于11011cm-3。32.如申请专利范围第29项之半导体装置的制造方法,其中,该第一绝缘层的C或F之密度较低于该层间绝缘层。33.如申请专利范围第29项之半导体装置的制造方法,其中,形成该第一绝缘层的步骤包括高密度电浆CVD,其电浆密度高于11011cm-3。图式简单说明:图1为显示以往利用铜施行配线之一例的剖面图;图2为显示依本发明之第一实施例的半导体装置之构造的剖面图;图3为显示依本发明之第一实施例的半导体装置之各制造步骤的剖面图;图4为显示依本发明之第二实施例的半导体装置之各制造步骤的剖面图;图5为显示依本发明之第五实施例的半导体装置之构造的剖面图;及图6为显示依本发明之第六实施例的半导体装置之各制造步骤的剖面图。
地址 日本