主权项 |
1.一种研磨半导体晶圆(11)之方法,该晶圆(11)具有形成于主表面(21)之介电层(20), 该主表面(21)设置有复数个开口(22,23,…)以及于其上形成一致之金属覆盖层(25),以过 度填充该开口,该方法包含以下步骤:a)将该晶圆置入具有研磨垫之研磨器;b)于第一步骤中,用垫与黏剂化学机械研磨晶圆以便用标准操作条件将该晶圆表面之金 属平面化,惟于第一研磨时间中要避免使金属相对于该主表面有任何过度研磨;c)于第二步骤中,仍用同一操作条件而持续化学机械研磨晶损,惟于第二研磨时间中以 去离子水替代该黏剂,以便在与晶圆表面中之开口位置无关之下,使该开口中之金属与该主 表面共平面,其中可避免凹陷效应。2.根据申请专利范围第1项之方法,其中该金属系钨而该介电是BPSG。3.一种制造积体电路(10)之方法,包含以下步骤:a)提供一半导体底材(11),其于上面形成一介电层(20),并且有除在其开口位置(22, 23,…)外一大致平面之主表面(21);b)用一致之金属层(25)过度填充该开口;c)将该晶圆置入具有研磨垫之研磨器;d)藉由CMP制程将最后结构平面化以去除所有过剩金属,并留下金属,其填充与该主表面共平面之该开口;其特征为该CMP制程基本上包含以下二个步骤:d1)用垫与黏剂化学机械研磨晶圆以便用标准操作条件将该晶圆表面之金属平面化,惟 于第一研磨时间中要避免使金属相对于该主表面有任何过度研磨;及d2)仍用同一操作条件而持续化学机械研磨晶圆,惟于第二研磨时间中以去离子水替代 该黏剂,以便在与晶圆表面中之开口位置无关之下,使该开口中之金属与该主表面共平面, 其中可避免凹陷效应。4.根据申请专利范围第3项之方法,其中该金属系钨而该介电是BPSG。图式简单说明:第1图包含第1-1图至第1-5图以说明5个不同阶段中的传统金属镶嵌制程。第2图是外观设计产生的图形,以实体显示晶圆中心处宽钨部位产生的变薄现象,该晶 圆是传统CMP制程于一组晶圆中随机选取的。第3图的圆形显示使用传统CMP制程时,于25个晶圆的9个一组晶圆中在.12ohms/sq 的额定値附近宽钨部位的平均板电阻的变化。第4图是外观计产生的图形,以实体显示晶圆中心处宽钨部位产生的变薄现象,该晶圆 是使用本发明之改良CMP制程时于一组晶圆中随机选取的。第5图的图形显示使用本发明之改良CMP制程时,于25个晶圆的15个一组晶圆中 在.12ohms/sq的额定値附近宽钨部位的平均板电阻的变化,以展示已获致的较佳一致与再制力。 |