INTEGRATION OF A MEMORY TRANSISTOR INTO HIGH-K, METAL GATE CMOS PROCESS FLOW

摘要

임베딩된 SONOS 기반 비-휘발성 메모리(NVM) 및 MOS 트랜지스터들을 포함하는 메모리 셀들 및 그 형성 방법이 설명된다. 일반적으로, 방법은 NVM 지역 및 복수의 MOS 지역들을 포함하는 기판의 NVM 지역에 NVM 트랜지스터의 게이트 스택을 형성하는 것 및 상기 복수의 MOS 지역들의 하이-k 게이트 유전체들 및 상기 NVM 트랜지스터의 게이트 스택의 하이-k 유전체 물질을 포함하는 차단 유전체를 동시에 형성하도록 상기 NVM 트랜지스터의 게이트 스택 및 상기 복수의 MOS 지역들 위에 하이-k 유전체 물질을 증착하는 것을 포함한다. 일 실시예에서, 제 1 금속 층은 하이-k 유전체 물질 위에 증착되고 MOS 지역들 중 하나에 전계 효과 트랜지스터의 금속 게이트 및 NVM 트랜지스터의 게이트 스택 위에 금속 게이트를 동시에 형성하도록 패터닝된다.