| 主权项 |
1.一种单层复晶矽P通道非挥发性记忆体单元,包含 有: 一P型半导体基底; 一N型井,设于该P型半导体基底中,且该N型井中具 有一P+源极掺杂区、一P+汲极掺杂区以及介于该P+ 源极掺杂区与该P+汲极掺杂区之间的一通道区域, 其中该通道区域又分为电性相同之一第一通道区 域以及相连于该第一通道区域的一第二通道区域; 一闸极介电层,设于该第一通道区域正上方; 一P+掺杂控制闸极,叠设于该闸极介电层上;以及 一非导电材质形成之侧壁子,设于该P+掺杂控制闸 极之侧壁上,且该非导电侧壁子位于该第二通道区 域之正上方,其中该非导电侧壁子包含有一浮置的 电荷捕陷介质(charge trapping medium),藉由改变该电荷 捕陷介质内的电荷分布,可以控制该第二通道区域 之开或关。 2.如申请专利范围第1项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该非导电侧壁子系为一ONO 侧壁子。 3.如申请专利范围第2项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该ONO侧壁子包含有一矽氧 层以及一氮化矽层。 4.如申请专利范围第1项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该P+掺杂控制闸极包含有 掺杂复晶矽。 5.如申请专利范围第1项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该N型井与P型汲极或源极 掺杂区交界在该ONO侧壁子正下方,在靠近第一通道 区域与P型汲极或源极掺杂区之间以形成第二通道 区域。 6.一种单层复晶矽P通道非挥发性记忆体单元,包含 有: 一N型井; 一闸极,设于该N型井上; 一闸极介电层,介于该闸极与该N型井之间; 一ONO侧壁子,设于该闸极之一侧壁上,其中该ONO侧 壁子包含有一第一矽氧层,设于该侧壁上,并延伸 至该N型井上,以及一氮化矽层,用来作为一电荷捕 陷层,设于该第一矽氧层上; 一P+汲极掺杂区,设于该ONO侧壁子一侧的该N型井中 ,使该N型井与P型汲极掺杂区交界在该ONO侧壁子正 下方;及 一P+源极掺杂区,相对于该P+汲极掺杂区,设于该ONO 侧壁子一侧的该N型井中。 7.如申请专利范围第6项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该闸极包含有掺杂复晶矽 。 8.如申请专利范围第6项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该闸极介电层系由二氧化 矽所构成。 9.如申请专利范围第6项所述之单层复晶矽P通道非 挥发性记忆体单元,其中该ONO侧壁子另包含有一第 二矽氧层,设于该氮化矽层上。 10.如申请专利范围第6项所述之单层复晶矽P通道 非挥发性记忆体单元,其中该单层复晶矽P通道非 挥发性记忆体单元不包含有轻掺杂汲极(LDD)区域 。 11.如申请专利范围第6项所述之单层复晶矽P通道 非挥发性记忆体单元,其中该单层复晶矽P通道非 挥发性记忆体单元可以包含有一单边轻掺杂汲极, 设于该P+源极掺杂区与该闸极之间。 12.一种半导体晶片,包含有: 一记忆体阵列区域,包含有至少一单层复晶矽P通 道非挥发性记忆体单元,包含有一N型井;一第一闸 极,设于该N型井上;一第一闸极介电层,介于该第一 闸极与该N型井之间;一第一ONO侧壁子,设于该第一 闸极之侧壁上,其中该第一ONO侧壁子包含有一第一 矽氧层,设于该侧壁上,并延伸至该N型井上,以及一 氮化矽层,用来作为一电荷捕陷层,设于该第一矽 氧层上;一P+汲极掺杂区,设于该第一ONO侧壁子一侧 的该N型井中,使该N型井与P型掺杂区交界在该ONO侧 壁子正下方;及一P+源极掺杂区,相对于该P+汲极掺 杂区,设于该第一ONO侧壁子一侧的该N型井中;以及 一逻辑元件区域,包含有至少一逻辑元件,包含有 一半导体基底;一第二闸极,设于该半导体基底上; 一第二闸极介电层,介于该第二闸极与该半导体基 底之间;一第二ONO侧壁子,设于该第二闸极之侧壁 上;一汲极掺杂区,设于该第二ONO侧壁子一侧的该 半导体基底中;一源极掺杂区,相对于该汲极掺杂 区,设于该第二ONO侧壁子一侧的该半导体基底中; 以及一轻掺杂汲极,介于该第二闸极与该源极掺杂 区之间以及介于该第二闸极与该汲极掺杂区之间 。 13.如申请专利范围第12项所述之半导体晶片,其中 该第一闸极包含有掺杂复晶矽。 14.如申请专利范围第12项所述之半导体晶片,其中 该第二闸极包含有掺杂复晶矽。 15.如申请专利范围第12项所述之半导体晶片,其中 该第一闸极介电层系由二氧化矽所构成。 16.如申请专利范围第12项所述之半导体晶片,其中 该第二闸极介电层系由二氧化矽所构成。 17.如申请专利范围第12项所述之半导体晶片,其中 该第一ONO侧壁子另包含有一第二矽氧层,设于该氮 化矽层上。 图式简单说明: 第1图绘示的是本发明较佳实施例单层复晶矽非挥 发性记忆体单元之剖面示意图。 第2图绘示的是本发明单层复晶矽非挥发性记忆体 单元之写入操作方法之剖面示意图。 第3图绘示的是本发明单层复晶矽非挥发性记忆体 单元之读取操作方法之剖面示意图。 第4图绘示的是本发明另一较佳实施例单层复晶矽 非挥发性记忆体单元之读取操作方法之剖面示意 图。 第5图绘示的是本发明又另一较佳实施例单层复晶 矽非挥发性记忆体单元之读取操作方法之剖面示 意图。 第6图绘示的是本发明单层复晶矽非挥发性记忆体 单元之抹除操作方法之剖面示意图。 第7图绘示的是嵌入有本发明单层复晶矽非挥发性 记忆体单元之晶片示意图。 |
