| 主权项 |
1.一种通用编程器,系用以对复数个不同类型之目 标晶片进行编程,其包含: 一网路介面,系用以与外部进行通讯; 一主控晶片,系用以储存所述各目标晶片之程式码 档案与一乙太网路晶片之驱动程式,透过该网路介 面接收资料并解析资料,当解析之资料为一升级资 料包时依照该升级资料包储存一新类型目标晶片 之程式码档案,当解析之资料为一命令时,依照该 命令发送一对应之目标晶片之程式码并控制对该 目标晶片之编程;以及 一可程式元件,系用以接收该主控晶片写入之该目 标晶片之程式码,并依照该主控晶片之控制产生控 制时序完成对该目标晶片之编程。 2.如申请专利范围第1项所述之通用编程器,其中该 可程式元件为现场可程式闸阵列(FPGA)元件或复杂 可程式化逻辑元件(CPLD)。 3.一种通用编程器之编程方法,系用以对复数个不 同类型之目标晶片进行编程,该方法包含以下步骤 : 储存所述各目标晶片之程式码档案与一乙太网路 晶片之驱动程式; 启动该乙太网路晶片之驱动程式,透过一网路介面 接收并解析资料; 当解析之资料为一升级资料包时,依照该升级资料 包储存一新类型目标晶片之程式码档案; 当解析之资料为一编程命令时,依照该编程命令发 送一对应之目标晶片之程式码档案至一可程式元 件,且启动该可程式元件; 判断该目标晶片是否存在或放置是否正确,当该目 标晶片不存在或放置不正确时,返回一错误代码; 以及 当该目标晶片放置正确时,依照该对应之目标晶片 之程式码档案控制该可程式元件产生控制时序完 成对该目标晶片之编程。 4.如申请专利范围第3项所述之通用编程器之编程 方法,其中该可程式元件为现场可程式闸阵列(FPGA) 元件或复杂可程式化逻辑元件(CPLD)。 图式简单说明: 第1图为习知技术之通用编程器之结构方块图; 第2图为习知技术之一种改进之通用编程器之结构 方块图; 第3图为依照本发明之实施例之结构方块图;以及 第4图为本发明之通用编程器之编程方法流程图。 |
