发明名称 | 梯形多晶硅插塞及其制造方法 | ||
摘要 | 一种形成更小尺寸梯形多晶硅接触插塞的方法,其利用最少一个多晶硅侧间隙壁作掩模,各向异性地蚀刻氧化层,以形成一用来沉积高掺杂浓度多晶硅的接触窗,其中沉积的高掺杂浓度的多晶硅用以形成接触插塞。根据本发明,可形成梯形的接触插塞,其工艺步骤简单,可适合于更小尺寸的接触插塞结构。 | ||
申请公布号 | CN1218985A | 申请公布日期 | 1999.06.09 |
申请号 | CN97122618.0 | 申请日期 | 1997.12.02 |
申请人 | 世界先进积体电路股份有限公司 | 发明人 | 吴国彰 |
分类号 | H01L21/28;H01L21/30;H01L21/768 | 主分类号 | H01L21/28 |
代理机构 | 柳沈知识产权律师事务所 | 代理人 | 陶凤波 |
主权项 | 1.一种形成梯形接触窗的方法,包括以下步骤:(a)提供一半导体基底,该基底上形成有一介电层与一第一多晶硅层,且该第一多晶硅层位于该介电层之上;(b)在该第一多晶硅层内蚀刻一接触窗至暴露该介电层,以形成一第一多晶硅侧间隙壁;(c)利用该第一多晶硅侧间隙壁作为掩模,蚀刻该介电层至一预定深度,且不使该半导体基底暴露;(d)沉积一第二多晶硅层;(e)蚀刻该第二多晶硅层至暴露该介电层,以形成一第二多晶硅侧间隙壁;以及(f)利用该第二多晶硅侧间隙壁作为掩模,蚀刻该介电层以暴露该半导体基底。 | ||
地址 | 台湾省新竹科学工业园区 |