| 主权项 |
1.一种快闪记忆元件的区块保护电路,该电路包含:一个区块保护记忆单元,该记忆单元包含一个源极,一个汲极,以及一个程式闸,并且具有可程式化及抹除功能;一多功器,对一第一控制讯号逻辑OR一保护讯号,一不保护讯号,一程式讯号,一抹除讯号,以及一第三控制讯号,逻辑AND一抹除讯号,一反相之区块保护讯号,之结果产生反应,对上述记忆单元程式闸施以一读出电压,一正向高电压,一负向高电压,作为区块保护之用;一第一装置,对一第四控制讯号逻辑OR一第二控制讯号,及上述保护讯号与不保护讯号之结果,以及一讯号逻辑AND一反相之区块保护讯号及一抹除执行讯号之结果,产生反应,对上述记忆单元程式闸施以一供应电压,作为区块保护之用;一第一电晶体,逻辑OR上述程式讯号及上述抹除准备讯号,然后对一反相之第六控制讯号产生反应,将一供应电压移转至一第一端点;一第二电晶体,对一第五控制讯号逻辑OR上述程式讯号及上述抹除准备讯号之结果,产生反应,将上述第一端点之一电压移转至上述记忆单元汲极,作为区块保护之用;以及一输出电路,对上述第一端点之电压及上述第一控制讯号产生反应,将一区块保护讯号输出并栓锁住。2.如申请专利范围第1项所述之快闪记忆元件的区块保护电路,其中上述输出电路进一步包含一NAND闸,以合并上述第一端点及上述第一控制讯号之电压,一脉冲产生器,该脉冲产生器对上述NAND间之输出讯号反应,产生一脉冲,一正反器,该正反器对上述脉冲产生器之输出及上述第一端点之电压反应,产生一区块保护讯号。3.如申请专利范围第1项所述之快闪记忆元件的区块保护电路,其中上述输出电路包含一栓锁电路。4.一种快闪记忆元件的区块保护电路,该电路包含:一区块保护记忆单元,该记忆单元包含一个源极,一个汲极,以及一个程式闸,并且具有可程式化及抹除功能,该记忆单元并且具有一固定电压;一多功器,对一第一控制讯号逻辑OR一保护讯号,一不保护讯号,一程式讯号,一抹除讯号,以及一第三控制讯号逻辑AND上述抹除讯号,一反相之区块保护讯号,以及一第七控制讯号逻辑AND上述程式讯号及上述区块保护讯号之结果,产生反应,对上述记忆单元程式闸施以一读出电压,一正向高电压,一负向高电压,作为区块保护之用;一第一装置,对一第八控制讯号逻辑OR一第二控制讯号,及上述保护讯号与不保护讯号之结果,以及一讯号逻辑AND一反相之区块保护讯号及上述抹除执行讯号,以及一讯号逻辑AND上述区块保护讯号及上述程式执行讯号之结果,产生反应,对上述记忆单元程式闸施以一供应电压,作为区块保护之用;一第一电晶体,逻辑OR上述程式讯号及上述抹除讯号上述程式准备讯号及上述抹除准备讯号,然后对一反相之第十控制讯号产生反应,将一供应电压移转至一第一端点;一第二电晶体,对一第九控制讯号逻辑OR上述程式讯号,上述抹除讯号,上述程式准备讯号及上述抹除准备讯号之结果,产生反应,将上述第一端点之一电压移转至上述记忆单元汲极,作为区块保护之用;以及一栓锁电路,对上述第一端点之电压及上述第一控制讯号反应,产生一区块保护讯号。图式简单说明:第一图为一快闪记忆体,记忆区块保护功能的方块图。第二图为第一图所示之记忆区块保护功能的详细电路图。第三图为说明第二图之一真値表。第四图所示为根据本发明的第一较佳实施例,一记忆区块保护电路。第五图为说明第四图之一真値表。第六图所示为根据本发明的第二较佳实施例,一记忆区块保护电路。第七图为说明第六图之一真値表。第八图所示为根据本发明的第三较佳实施例,一记忆区块保护电路。第九图为说明第八图之一真値表。 |
