| 主权项 |
1.一种半导体装置,包含有:一个阵列区段,包括有多个电路方块;一个漏电流截止区段,用来将发生在该阵列区段中的该等多个电路方块中的至少一个内的漏电流加以截断;以及一个控制区段,用以根据漏电流截止资讯来控制漏电流截止区段。2.根据申请专利范围第1项之半导体装置,其中该漏电流截止区段可藉着将该等多个电路方块中的至少一个自供应电力至该阵列区段上的电源上电绝缘隔离开而截断该漏电流。3.根据申请专利范围第1项之半导体装置,其中该漏电流截止区段包括:一个切换元件,设置在一个供应电力至该阵列区段上的电源与该等多个电路方块之一个之间;以及一个可程式逻辑元件,连接至该切换元件上,以及该控制区段可藉着根据该漏电流截止资讯,来程式规划该可程式逻辑元件而控制该切换元件的ON/OFF状态。4.根据申请专利范围第3项之半导体装置,其中该漏电流截止资讯包括有辨识资讯,用以辨识至少一个要自该电源上电绝缘隔离开的电路方块。5.根据申请专利范围第1项之半导体装置,其中该漏电流截止区段包括有一熔线,设置在一个供应电力至该阵列区段上的电源与该等多个电路方块中之一个之间,以及该控制区段可根据该漏电流截止资讯而产生一个代表着要加以切断之熔线的位置的位置资讯,并将该位置资讯输出至一个雷射发射装置上。6.根据申请专利范围第5项之半导体装置,其中该漏电流截止资讯包括有代表着该熔线相对于其上形成有该半导体装置的半导体晶片上的一个做为参考点之预定点的位置之资讯。7.根据申请专利范围第5项之半导体装置,其中该半导体装置系装设在一个系统LSI上。8.根据申请专利范围第1项之半导体装置,进一步包含有一个漏电流截止资讯储存区段,用来储存该漏电流截止资讯。9.根据申请专利范围第1项之半导体装置,进一步包含有一个漏电流侦测区段,用来侦测在至少一个电路方块内是否有漏电流发生,并根据侦测的结果而产生该漏电截止资讯。10.根据申请专利范围第1项之半导体装置,其中该等多个电路方块中至少有一个包括有一瑕疵元件,其具有一种无法执行预定作业的瑕疵,该半导体装置进一步包含有一个多余电路区段,用来防止对于该瑕疵元件的使用,并使其使用一个多余的元件,以及该控制区段可根据该瑕疵元件的位址和该漏电流截止资讯中的至少一者来控制该漏电流截止区段。11.根据申请专利范围第1项之半导体装置,进一步包含有一个系统控制器,其可接收代表着第一模式或第二模式的模式资讯,其中该半导体装置在第二模式中可以一种较在第一模式中为低的电力消耗方式来操作,并可根据该模式资讯来控制该控制区段。12.根据申请专利范围第1项之半导体装置,其中该等多个电路方块中至少有一个是一个包括有多个记忆体单元的记忆体方块。13.一种用来控制一个包含有一具有多个电路方块之阵列区段的半导体装置的方法,该方法包括有下列步骤:根据漏电流截止资讯来截断发生在阵列区段内的多个电路方块中的至少一个上的漏电流。14.根据申请专利范围第13项之方法,其中该截断漏电流的步骤包含有将该等多个电路方块中的至少一个自一个供应电力至该阵列区段上的电源上电绝缘隔离开的步骤。15.根据申请专利范围第13项之方法,进一步包含有储存漏电流截止资讯的步骤。16.根据申请专利范围第13项之方法,进一步包含有下列步骤:侦测是否有漏电流发生在至少一个电路方块上;以及根据该侦测的结果来产生该漏电流截止资讯。图式简单说明:第一图是一个方块图,显示出本发明的原理。第二图A是一个方块图及示意图的合并图式,显示出根据本发明之漏电流截止区段的结构,第二图B则示意地显示出漏电流是如何在一个根据本发明的电路方块内流动,而第二图C则是一个方块图和示意图的合并图式,显示出根据本发明的另一种漏电流截止区段的结构。第三图是一个方块图,显示出根据本发明第一个例子的半导体装置的结构。第四图是一个方块图,显示出根据本发明第二个例子的半导体装置的结构。第五图是一个方块图,显示出根据本发明第三个例子的半导体装置的结构。第六图A和第六图B是方块图,显示出根据本发明第四个例子的系统LSI的结构。第七图是一个方块图,显示出包含在第六图A和第六图B之系统LSI内的功能方块的结构。第八图是一个方块图,显示出根据本发明第五个例子的半导体装置的结构。第九图是一个方块图和示意图的合并图式,显示出根据本发明第六个例子的半导体装置的结构。 |
