薄膜晶体管阵列及其修补方法

摘要

一种薄膜晶体管阵列，包括基板、多个薄膜晶体管以及多个像素电极。这些薄膜晶体管是分别设置于基板上的像素区域内，且每一个薄膜晶体管包括栅极、半导体层、源极与漏极。栅极设置于基板上，并具有控制部、连接部以及电容补偿部，且连接部是连接于控制部与电容补偿部之间。漏极的一端与栅极的控制部间具有第一重叠区域而诱发第一寄生电容，漏极的另一端与栅极的电容补偿部间则是具有第二重叠区域而诱发第二寄生电容。在各个像素区域内，第一寄生电容与第二寄生电容之和为定值。

主权项

1. 一种薄膜晶体管阵列，其特征是包括：基板，具有多个扫描配线及多个数据配线，该多个扫描配线分别与该多个数据配线相互交叉从而形成多个像素区域；多个薄膜晶体管，分别设置于其所对应的上述这些像素区域中的一个内，且各该薄膜晶体管分别连接与其相邻的一扫描配线以及一数据配线，各该薄膜晶体管包括：栅极，设置于该基板上，且该栅极具有控制部、连接部以及电容补偿部，其中该连接部是连接于该控制部与该电容补偿部之间，该栅极的控制部及电容补偿部分别平行于与该薄膜晶体管相连接的扫描配线，且该栅极的电容补偿部与该薄膜晶体管相连接的数据配线具有重叠区域；半导体层，设置于该栅极上方；源极，设置于部分的该半导体层上；漏极，设置于部分的该半导体层上，而在该源极与该漏极之间的半导体层内形成沟道，且该漏极的一端与该栅极的该控制部间具有第一重叠区域而诱发第一寄生电容，该漏极的另一端与该栅极的该电容补偿部间具有第二重叠区域而诱发第二寄生电容，其中在各该像素区域内，该第一寄生电容与该第二寄生电容的和为定值；以及多个像素电极，分别设置于其所对应的该像素区域内，且上述这些像素电极分别电连接至对应的该薄膜晶体管。