| 主权项 |
1.一种半导体元件,包括一基底,一在该基底上形成的内部电路,一组外接端子为该内部电路而配置,且包括许多第一与第二端子,和一保护电路包括一共用放电线路、连接在各该第一端子与该共用放电线路的第一保护元件、连接在各该第二端子与该共用放电线路的第二保护元件,各该第一端子具有第一寄生电容,各该第二端子具有较第一寄生电容値为大的第二寄生电容,该第一保护元件具有第一工作电阻,该第二保护元件具有较第一工作电阻値为小的第二工作电阻。2.如申请专利范围第1项之半导体元件,其中该第一端子包括许多输入/输出端子,而该第二端子则至少包括电源端子与接地端子其中之一。3.如申请专利范围第1项之半导体元件,其中该第二保护元件包括许多保护组件各具有一电流路径,其实际宽度等于该第一保护元件之电流路径。4.如申请专利范围第1项之半导体元件,其中各该第一与第二保护元件包括一箝制组件。5.如申请专利范围第4项之半导体元件,其中该箝制组件由一双极电晶体所构成。6.如申请专利范围第4项之半导体元件,其中该箝制组件由一闸流体所构成。7.如申请专利范围第4项之半导体元件,其中该箝制组件由一N型通道金氧半场效电晶体所构成。8.如申请专利范围第4项之半导体元件,其中各该第一与第二保护元件并含一与该箝制组件并联的二极体。图式简单说明:第一图是传统具有外部端子之保护元件组的半导体元件之电路图;第二图是第一图的电路图进行充电元件模式测试时的部份电路图;第三图是忽略第二图中的小电流后的等效电路图;第四图是本发明申请者在早期的申请案中提出的半导体元件之电路图;第五图是根据本发明实施例的半导体元件之电路图;第六图是在进行充电元件模式测试时,忽略第五图中的小电流后的部份电路图;第七图A是第五图中,保护元件第一个范例之电路图;而第七图B是第七图A中保护元件的剖面图;第八图A是第五图中,保护元件第二个范例之电路图;而第八图B是第八图A中保护元件的剖面图;第九图A是第五图中,保护元件第三个范例之电路图;而第九图B是第九图A中保护元件的鸟瞰图。 |
