半导体记忆装置及其制造方法

摘要

本发明半导体记忆装置及其制造方法主要为在２层以上闸极电极构造的上层闸极上使用多晶矽与高融点金属或其矽化物等复合构造之闸极电极的半导体记忆装置中，可藉热处理时的应力集中来防止高融点金属或其矽化物层表面凹部裂痕的产生。其手段为在层积高融点金属或其矽化物之前，使其下层之多晶矽不因基底的凹凸而予以平坦化，藉此可形成层积高融点金属与其矽化物的平坦化，而可防止热处理时产生应力集中部份的发生。

主权项

1.一种半导体记忆装置,其特征为,具备:形成在半导体基板上的第1绝缘膜;距离一定间隔配置在上述绝缘膜上的第1导电层;形成在上述半导体基板及上述第1导电层上的第2绝缘膜;形成在上述第2绝缘膜上的第2导电层;及,含有形成在上述第2导电层上之高融点金属的配线层所成,上述第2导电层上部系不论基底构造如何皆可形成平坦的形状者。2.如申请专利范围第1项所记载之半导体记忆装置,其中上述配线层系具备高融点金属之矽化物层者。3.如申请专利范围第1或第2项所记载之半导体记忆装置,其中上述第2导电层系形成100nm以上者。4.一种半导体记忆装置,其特征为,具备:形成在半导体基板上的元件分离领域;在上述元件分离领域上藉沟部切断之第1导电层;形成在上述沟部及上述第1导电层上的绝缘膜;形成在上述绝缘膜上的第2导电层;及,形成在上述第2导电层上的高融点金属层所成,上述之第2导电层上部系不论上述沟部的构造如何皆可形成平坦的形状者。5.如申请专利范围第4项所记载之半导记忆体装置,其中上述沟部的宽度W与上述第2导电层的膜厚L1间的关系为:L1>W/2者。6.一种半导体记忆装置之制造方法,其特征为,具备:于半导体基板上形成第1绝缘膜的工程;在上述第1导电层上形成第2绝缘膜的工程;于上述第2绝缘膜上形成第2导电层的工程;使上述第2导电层上部的凸部形成平坦化之工程;及,在上述平坦化后的第2导电层上形成高融点金属的工程。7.如申请专利范围第6项所记载半导体记忆装置的制造方法,其中在上述平坦化后的第2导电层上形成高融点金属矽化物以代替高融点金属者。8.如申请专利范围第6或7项所记载之半导体记忆装置之制造方法,其中在使上述第2导电层上部的凸部平坦化时,系使用利用含氟气体之CDE者。9.如申请专利范围第8项所记载之半导体记忆装置之制造方法,其中在上述CDE中系使用CF4与氧混合气体者。10.如申请专利范围第8项所记载之半导体记忆装置之制造方法,其中在上述CDE中系使用NF3与氧混合气体者。11.如申请专利范围第8项所记载之半导体记忆装置之制造方法,其中在上述CDE中系使用C2F6与氧混合气体者。12.如申请专利范围第6或7项所记载之半导体记忆装置之制造方法,其中在形成上述第2导电层之后,形成其上部表面高低差L2与上述第2导电层最薄部份的厚度D的关系为从DL2为止的范围,层积第2导电层后,进行平坦化者。图式简单说明:第一图是表示本发明一实施例之工程图。第二图是表示本发明一实施例之工程图。第三图为表示习知EEPROM之制造工程图。第四图为表示习知EEPROM之制造工程图。第五图为表示从上部之EEPROM记忆体储存单元之俯视图。