发明名称 半导体装置制造用之原片
摘要 本发明系揭露一种半导体装置制造用之原片( RETICLE),其中,在其标线区内系设有一对准标记以便能检查图型错误,此对准标记系包括对彼此相邻之一主测量图型及一副测量图型;此主测量图型在一矩形板上具有一矩形图型,及一杆状图型沿着此矩型图型之边缘的外侧并彼此分离开;而副测量图型系设于此主测量图型之内,且在此情形下此副测量图型系与此主测量图型彼此重叠,藉此,可检验出此副测量图型对于此主测量图型之相对位置。
申请公布号 TW371348 申请公布日期 1999.10.01
申请号 TW085101772 申请日期 1996.02.13
申请人 三星电子股份有限公司 发明人 郑盛吉;宋文国;金钲烈;金正熙
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 田国健
主权项 1.一种半导体装置制造用之原片,其中,设有一对准标记以用以检查在一标线区上所形成之图型错误,该对准标记具有一对相邻之一主测量图型及一副测量图型;该主测量图型在一矩形板上具有一矩形图型,及一杆状图型沿着此矩型图型之边缘的外侧并彼此分离开;在该副测量图型系与该主测量图型彼此重叠之情形下,该副测量图型系设于该主测量图型之内,藉此,可检验出该副测量图型对于该主测量图型之相对位置。2.如申请专利范围第1项所述之半导体装置制造用之原片,其中,在此原片之X及Y方向之每一标线区系形成两对以上之对准标记。3.如申请专利范围第1项所述之半导体装置制造用之原片,其中,该对准标记系形成于此原片之成品形成区域之该矩形图型的各角落附近。4.如申请专利范围第1项所述之半导体装置制造用之原片,其中,该副测量图型系由该主测量图型之杆状图型缩小而成。图式简单说明:第一图A至第一图C关系显示出在第一步骤时半导体晶圆上之图型可能发生之一些问题;第二图显示出一传统半导体制造过程里第一步骤中之原片所用之对准标记之排列;第三图系显示根据本发明之第一实施例之半导体制造过程里第一步骤所用之原片之一对准标记之排列;第四图系第三图中标示A部份之一放大图;第五图系当第三图中之原片曝光于一晶圆上时所显示出来之一对准标记之排列;第六图A至第六图F系显示了发生在第五图中标示B部份之数种图型错误之例子;第七图系显示一例子,其系由一X方向之一对准标记而检查出之一预定之图型错误;及第八图系显示一例子,其系由一Y方向之一对准标记而检查出之一预定之图型错误。
地址 韩国