| 主权项 |
1.一种记忆体电路,其特征为:-具有包含ROM记忆体晶格(11)之各别可定址之第一单元(E1)以及至少一个包含RAM记忆体晶格(12)之备用的第二单元(E2),在备用情况时RAM记忆体晶格(12)可依据位址来取代第一单元(E1)中之一,-具有备用之侦测元件(4)以便在备用情况时得到即将被第二单元(E2)所取代之第一单元(E1)的位址,-具有修复元件(5)以便随后可得到原来即将储存在被取代之ROM记忆体晶格(11)中之资料且将此资料储存在取代ROM记忆体晶格(11)之RAM记忆体晶格(12)中。2.如申请专利范围第1项之记忆体电路,其中-此记忆体电路具有一包含固定値记忆体晶格(13)之可定址的第三单元(E3),同位位元(P)储存在第三单元(E3)中-获得原来即将储存在被取代之ROM记忆体晶格(11)中之资料过程是使用同位位元(P)而由修复元件(5)藉错误修正码来进行。3.如申请专利范围第1或第2项之记忆体电路,其中-RAM记忆体晶格(12)具有选择电晶体(T)相连接之储存电容器(C)-ROM记忆体晶格(11)之用于储存第一逻辑状态(1)之资料的记忆体晶格之构造方式是与RAM记忆体晶格(12)中者相同,-ROM记忆体晶格(11)之用于储存第二逻辑状态(0)之资料的记忆体晶格已修改之记忆体晶格(14),其与RAM记忆体晶格(12)之不同点为:此晶格中在选择电晶体(T)和储存电容器(C)之间的电性连接是断开的。4.如申请专利范围第3项之记忆体电路,其中-为了决定具有已修改之记忆体晶格(14)之第一单元(E1)中之一在备用情况时是否须由第二单元(E2)取代,第一逻辑状态(1)之资料须写入所有记忆体晶格(11;12)中且再读出,这些记忆体晶格(11,12)之定址方式是施加此种具有已修改之记忆体晶格(14)之第一单元(E1)的位址(WADR)来进行,-随后在所写入之资料和所读出之资料之间进行比较,-只有所写入之资料与所读出之资料一致时才决定原来即将储存之资料,且将此种资料储存在对应于各位址(WADR)之记忆体晶格中。5.如申请专利范围第4项之记忆体电路,其中备用之侦测元件(4)具有固定値记忆体元件(15),第一单元(E1)在无错误时具有已修改之记忆体晶格(14)之内容储存在记忆体元件(15)中。6.如申请专利范围第1或第2项之记忆体电路,其中为了决定取代第一单元(E1)之位址,则由备用解码器(20')所产生之用于驱动第二单元(E2)的备用驱动信号(REN)须传送至备用之侦测元件(4)。7.如申请专利范围第3项之记忆体电路,其中为了决定取代第一单元(E1)之位址,则由备用解码器(20')所产生之用于驱动第二单元(E2)的备用驱动信号(REN)须传送至备用之侦测元件(4)。8.如申请专利范围第4项之记忆体电路,其中为了决定取代第一单元(E1)之位址,则由备用解码器(20')所产生之用于驱动第二单元(E2)的备用驱动信号(REN)须传送至备用之侦测元件(4)。9.如申请专利范围第5项之记忆体电路,其中为了决定取代第一单元(E1)之位址,则由备用解码器(20')所产生之用于驱动第二单元(E2)的备用驱动信号(REN)须传送至备用之侦测元件(4)。10.一种起动记忆体电路之方法,具有ROM记忆体晶格(11)之可定址的第一单元(E1)可依据位址而由具有RAM记忆体晶格(12)之备用的第二单元(E2)所取代,其特征为具有以下步骤:-须决定由第二单元(E2)所取代之第一单元(E1)之位址,-须决定原来即将储存在被取代之ROM记忆体晶格(11)代中之资料且将此资料储存在取代ROM记忆体晶格(11)之此种RAM记忆体晶格(12)中。11.如申请专利范围第10项之方法,其中须进行记忆体电路之起动。图式简单说明:第一图本发明之实施例。第二图由第一图中而得之细部图。第三图及第四图本发明之另一实施例的第一图中之其它细部图。 |
