一种无运放低功耗高电源抑制比的带隙基准电路

摘要

本发明提出一种无运放低功耗高电源抑制比的带隙基准电路。该电路包括正温度系数电路、负温度系数电路和输出电路，其中，输出电路的三个输出分支分别包括串联的两个PMOS管；还包括：偏置电路，偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与偏置NMOS管漏极相连；偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；第一三极管的集电极和基极相连。增加了偏置电路，保证正温度系数电路中，三极管集电极的电压保持一致，不会随电源电压的变化使得电路的基准电流变化，提高了输出电压对于电源变化的抑制能力。

主权项

一种无运放低功耗高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，其特征在于：所述输出电路的三个输出分支分别包括串联的两个PMOS管；所述基准电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与所述偏置NMOS管漏极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连；第二偏置PMOS管的漏极与偏置NMOS管的漏极之间连接有分压电阻；偏置电路与三个输出分支中，各自的第一个PMOS管的栅极相连，且连接至第二偏置PMOS管的漏极；偏置电路与三个输出分支中，各自的第二个PMOS管的栅极相连，且连接至偏置NMOS管的漏极。