发明名称 半導体素子の電極構造及びその製造方法
摘要 LED素子11のp型半導体層15がn型半導体層13(n側電極18)よりも高いことを考慮して、p側電極17がn側電極18とほぼ同一高さの位置まで延びるように形成されている。これにより、p側電極17とn側電極18とがほぼ同一高さで、且つ、p側電極17がp型半導体層15より低い位置に形成されている。このように、p側電極17とn側電極18とがほぼ同一高さであれば、配線23,24の下地である樹脂スロープ22が左右対称の形状となるため、樹脂スロープ22を形成するプロセスが容易となり、配線23,24の下地の段差を低減しやすくなる。これにより、成膜法で接続信頼性の高い配線23,24を形成できる。
申请公布号 JPWO2014049774(A1) 申请公布日期 2016.08.22
申请号 JP20140537949 申请日期 2012.09.27
申请人 富士機械製造株式会社 发明人 橋本 良崇;藤田 政利;鈴木 雅登;川尻 明宏;杉山 和裕;塚田 謙磁
分类号 H01L33/38;H01L21/60;H01L29/41;H01L33/62 主分类号 H01L33/38
代理机构 代理人
主权项
地址