| 主权项 |
1.一种信号输出装置连接多数个各具有多数信号源及一用以自该信号源输出输出信号的输出终端的积体电路晶片,其中该多数积体电路晶片的至少一个包含一用以减少在来自该积体电路晶片的输出信号的偏置电压间之差异的校正电路。2.如申请专利范围第1项中之装置,其中该校正电路包含一被连接至不同于具有该校正电路的积体电路晶片的积体电路晶片的输出终端的比较器,该比较器对来自该输出终端的输入信号与来自具有该校正电路的积体电路晶片的输出信号作比较。3.如申请专利范围第1项中之装置,其中该校正电路包含一夹电路,且来自所有积体电路晶片的输出信号被输入至该来电路。4.如申请专利范围第3项中之装置,其中该夹电路在所有积体电路晶片输出输出信号之前作一次夹动作或在每一积体电路晶片输出输出信号之前作一次夹动作。5.如申请专利范围第1项中之装置,其中具有与校正电路相同构造的电路被设置在所有积体电路晶片中,且至少其中之一根据各别积体电路晶片的运作及/或个别积体电路晶片间之连接而作为该校正电路。6.如申请专利范围第1项中之装置,其中每一积体电路晶片包含一用以决定将一输出信号输出至输出终端的输出时序的时序产生器。7.如申请专利范围第1项中之装置,其中每一积体电路晶片包含一用以放大来自对应信号源的一输出信号,且在具有该校正电路的积体电路晶片中的该放大器被构型为具有一通常处于浮动状态的一输出终端。8.如申请专利范围第7项中之装置,其中在该具有该校正电路的积体电路晶片中的放大器藉由连接一通常为OFF状态之切换器至一其输出终端而达成经常性浮动状态。9.如申请专利范围第1项中之装置,其中个别积体电路晶片具有相同的电路构造,且作因为该校正电路的晶片系根据积体电路晶片间之连接情形而被决定。10.如申请专利范围第1项中之装置,其中每一积体电路晶片包含一无论该信号源及输出终端为何皆作用为该校正电路的一电路,及至少一根据积体电路晶片间之连接情形而作用为该校正电路的该电路。11.如申请专利范围第1项中之装置,其中该积体电路晶片被装设在一单一基体上,且装设在一端部份上的积体电路晶片具有该校正电路。12.如申请专利范围第1项中之装置,其中该校正电路具有一用以接收来自与具有该校正电路的积体电路晶片不同之积体电路晶片的输出信号的一终端。13.如申请专利范围第1项中之装置,其中用以输出来每一积体电路晶片的该输出源的一输出电路及具有一包含一比较器,信号保持器;及一放大器的一回授系统。14.如申请专利范围第13项中之装置,其中一积体电路晶片的该回授系统的该比较器接收来自其它积体电路晶片的输出信号。15.如申请专利范围第13项中之装置,其中来自积体电路晶片的输出信号系经由该多数积体电路晶片中之至少一个的输出电路级而被输出。16.如申请专利范围第15项中之装置,其中输出电路级具有一夹电路。17.如申请专利范围第1项中之装置,其中该信号源包含一光电转换元件。图式简单说明:第一图A及第一图B分别为显示本发明的一信号处理装置的基本构型之方块图及表;第二图为显示本发明的第一实施例的一电路方块图;第三图为用以解释发明的信号处理装置的偏置电压修正处理的时序表。第四图为显示本发明的第二实施例的一电路方块图;第五图为用以解释第四图所示的电路之作动的一时序表;第六图为用以解释第四图所示的电路之作动的一时序表;第七图为显示本发明的第二实施例的变更设计的一电路方块图;第八图为显示本发明的第二实施例的另一变更设计的一电路方块图;第九图为显示本发明的第三实施例的一变更设计的一电路方块图;第十图为显示本发明的第四实施例的一变更设计的一电路方块图;第十一图为显示本发明的第五实施例的一变更设计的一电路方块图;第十二图A及第十二图B分别为显示本发明的一信号输出装置的外观图;第十三图为显示传统影像侦测器的电路之电路方块图;以及第十四图为用以解释第十三图所示的影像侦测器的作动之时序表。 |
