| 主权项 |
1.一种蚀刻方法,为在有位差存在之图案侧壁上而自行整合地形成氮化矽薄膜之侧壁隔板之蚀刻方法,系包含有以下所述之作业:形成氮化矽薄膜而将前述之图案包覆住,并且使用该包含有CH2F2与O2混合气体之电浆,而对于前述之氮化矽薄膜,进行着乾式蚀刻处理。2.如申请专利范围第1项之蚀刻方法,其中前述之所形成之氮化矽薄膜,系介在夹入有氧化膜,以便于包覆住前述之图案。3.如申请专利范围第2项之蚀刻方法,其中相对于前述之CH2F2,而将前述O2之混合比设为25-40%,以便于进行着前述之蚀刻处理。4.如申请专利范围第2项之蚀刻方法,其中在将前述氮化矽薄膜进行蚀刻后,在相对于氮化矽薄膜而将前述氧化薄膜之选择比设为1以下之条件下,对于前述之氧化膜进行着蚀刻处理。5.如申请专利范围第1项之蚀刻方法,其中使用着该具有开孔径0.1-0.5m开孔之蚀刻用光罩,而随着开孔面积变小,在提高氮化矽薄膜之蚀刻速度之条件下,进行着前述氮化矽薄膜之蚀刻处理。6.如申请专利范围第1项之蚀刻方法,其中在形成记忆体单元构造上之直接接点之时,进行着前述之蚀刻处理。7.如申请专利范围第1项之蚀刻方法,其中系使用平行平板型蚀刻装置而进行着前述之蚀刻处理。图式简单说明:第一图为关于实施形态1之半导体装置制造方法之第一步骤中之半导体装置之剖面图。第二图为关于实施形态1之半导体装置制造方法之第二步骤中之半导体装置之剖面图。第三图为关于实施形态1之半导体装置制造方法之第三步骤中之半导体装置之剖面图。第四图为关于实施形态1之半导体装置制造方法之第四步骤中之半导体装置之剖面图。第五图为关于实施形态1之方法中之所使用之典型蚀刻装置之概要图。第六图为表示氮化矽薄膜及TEOS薄膜之蚀刻速度与CH2F2+O2气体中之O2混合比关系之图式。第七图为关于实施形态3之半导体装置制造方法之第一步骤中之半导体装置之剖面图。第八图为关于实施形态3之半导体装置制造方法之第二步骤中之半导体装置之剖面图。第九图为关于实施形态3之半导体装置制造方法之第三步骤中之半导体装置之剖面图。 |
