| 主权项 |
1.一种驱动器,包括:电晶体电路;二输出端点,分别连接上述电晶体电路,以便提供连接负载者;以及一PNP电晶体,其基极连接上述电晶体电路,集极与射极分别连接上述二输出端点。2.如申请专利范围第1项所述驱动器,其中所述PNP电晶体系双向对称者。3.一种驱动器积体电路,包括:电晶体电路;二输出端点,分别连接上述电晶体电路,以便提供连接负载者;以及一PNP电晶体,其基极连接上述电晶体电路,集极与射极分别连接上述二输出端点。4.如申请专利范围第3项所述驱动器积体电路,其中所述PNP电晶体系双向对称者。5.如申请专利范围第4项所述驱动器积体电路,其中所述PNP电晶体之集极与射极系为交指式布局配置者。6.如申请专利范围第5项所述驱动器积体电路,其中所述PNP电晶体之基极布局系并列在所述集极与射极之最外两侧者。7.如申请专利范围第5项所述驱动器积体电路,其中所述PNP电晶体之基极布局系配置在垂直于所述集极与射极之排列方向的侧边者。8.如申请专利范围第5项所述驱动器积体电路,其中所述PNP电晶体之基极布局系配置在所述集极与射极交错排列之中间者。9.如申请专利范围第4项所述驱动器积体电路,其中所述PNP电晶体之集极与射极布局系对称地配置在基极周围之互补位置者。10.一种驱动器,包括:电晶体电路;二输出端点,分别连接上述电晶体电路,以便提供连接负载者;以及一回授电路,具有三端点,其中一端点连接上述电晶体电路,其他二端点则分别连接上述二输出端点,在输出切换时,从所述一输出端点流入该回授电路的电流中,仅有少部份电流从所述连接该电晶体电路的该回授电路的端点流出,大部份电流则从所述该回授电路的另一端点流出至其连接之所述另一输出端点。11.如申请专利范围第10项所述驱动器,其中所述回授电路系一PNP电晶体,其基极连接所述电晶体电路,集极与射极则分别连接所述二输出端点。12.如申请专利范围第11项所述驱动器,其中所述PNP电晶体系双向对称者。13.一种驱动器积体电路,包括:电晶体电路;二输出端点,分别连接上述电晶体电路,以便提供连接负载者;以及一回授电路,具有三端点,其中一端点连接上述电晶体电路,其他二端点则分别连接上述二输出端点,在输出切换时,从所述一输出端点流入该回授电路的电流中,仅有少部份电流从所述连接该电晶体电路的该回授电路的端点流出,大部份电流则从所述该回授电路的另一端点流出至其连接之所述另一输出端点。14.如申请专利范围第13项所述驱动器积体电路,其中所述回授电路系一PNP电晶体,其基极连接所述电晶体电路,集极与射极则分别连接所述二输出端点者。15.如申请专利范围第14项所述驱动器积体电路,其中所述PNP电晶体系双向对称者。16.如申请专利范围第15项所述驱动器积体电路,其中所述PNP电晶体之集极与射极系为交指式布局配置者。17.如申请专利范围第16项所述驱动器积体电路,其中所述PNP电晶体之基极布局系并列在所述集极与射极之最外两侧者。18.如申请专利范围第16项所述驱动器积体电路,其中所述PNP电晶体之基极布局系配置在垂直于所述集极与射极之排列方向的侧边者。19.如申请专利范围第16项所述驱动器积体电路,其中所述PNP电晶体之基极布局系配置在所述集极与射极交错排列之中间者。20.如申请专利范围第15项所述驱动器积体电路,其中所述PNP电晶体之集极与射极布局系对称地配置在基极周围之互补位置者。第一图系一习知H型驱动器使用脉宽调变控制模式推动一电感负载的电路图。第二图系第一图电路之电感负载两端的电压波形的示意图。第三图系本发明较佳实施例的电路图。第四图系第三图电路之电感负载两端的电压波形的示意图。第五图习知PNP电晶体布局的示意图。第六图系本发明PNP电晶体布局之一实施例的示意图。第七图系本发明PNP电晶体布局之另一实施例的示意图。第八图系本发明PNP电晶体布局之又一实施例的示意图。第九图系本发明PNP电晶体布局之再一实施例的示意图。 |
