| 主权项 |
1.一种中间电压产生电路,其特征在于:系依中间电压控制信号设定中间电压之値,产生前述中间电压者;于将前述中间电压之値自第1期望电压向第2期望电压迁移时,使其超过前述第2期望电压地予以迁移,在前述中间电压之値超过前述第2期望电压时,将内部动作予以切换,将此内部动作之切换作为触发器,以检知前述中间电压之値已自前述第1期望电压变成前述第2期望电压。2.如申请专利范围第1项所记载之中间电压产生电路,其中具备:电晶体,在前述第2期望电压比前述第1期望电压更低时,将前述中间电压之値做成比前述第2期望电压更低;及电压调节机构,当前述中间电压之値在前述第1期望电压与前述第2期望电压之间时,进行将前述中间电压之値向前述第2期望电压降低之电压降低动作;当前述中间电压之値变成比前述第2期望电压更低时,将前述电压降低动作切换成电压上升动作,使前述中间电压之値向前述第2期望电压上升;及检知信号输出机构,检知前述电压调节机构之动作已自电压降低动作切换为电压上升动作。3.如申请专利范围第1项所记载之中间电压产生电路,其中具备:电晶体,在前述第2期望电压比前述第1期望电压更高时,将前述中间电压之値做成比前述第2期望电压更高;及电压调节机构,当前述中间电压之値在前述第1期望电压与前述第2期望电压之间时,进行将前述中间电压之値向前述第2期望电压上升之电压上升动作;当前述中间电压之値变成比前述第2期望电压更高时,将前述电压上升动作切换成电压降低动作,使前述中间电压之値向前述第2期望电压降低;及检知信号输出机构,检知前述电压调节机构之动作已自电压上升动作切换为电压降低动作。4.一种半导体积体电路装置,其特征在于具备:中间电压产生电路,在依中间电压控制信号将中间电压之値自第1期望电压设定为第2期望电压时,使前述中间电压之値自前述第1期望超过前述第2期望电压地予以迁移,在前述中间电压之値超过前述第2期望电压时,切换内部的动作,将此内部动作之切换作为触发器,检知前述中间电压之値已自前述第1期望电压变成前述第2期望电压,将检知信号输出;及状态迁移控制装置,将前述中间电压控制信号予以输出而控制前述中间电压产生电路之外,尚藉由接收前述检知信号,辨识将装置的内部模式迁移至下一个模式之时点。5.如申请专利范围第4项所记载之半导体积体电路装置,其中前述状态迁移控制装置系至少依据前述检知信号及来自计时器的计时器输出之至少一者,辨识将装置的内部模式迁移至下一个模式之时点。6.如申请专利范围第4项所记载之半导体积体电路装置,其中前述状态迁移控制装置系当前述检知信号未于计时器所计测之时间被输出时,辨识为不良。7.一种半导体积体电路,其特征在于具备:第1电流镜电路,各于输出侧电流通路之一端及输入侧电流通路之一端接收升压电路;及中间电压输出线,将前述第1电流镜电路之输出侧电流通路之另一端之电位予以抽出;及中间电压値设定电路,包含中间电压设定配线及电晶体,该中间电压设定配线包含电阻成分,该电晶体系互相并联于此中间电压设定配线与前述中间电压输出之间,于闸极接收中间电压控制信号,依前述中间电压控制信号,设定前述中间电压输出线之中间电压输出节点之値;及分压电路,包含连接于前述中间电压设定配线与前述电路内低电位之间之其他电阻成分,将前述升压电位与前述电路内低电位之电位差,依前述中间电压设定配线之电阻成分与前述其他电阻成分予以分压,输出分压値;及第1差动放大器,于正侧之输入接收基准电压,于负侧之输入接收前述分压値;及第2差动放大器,于正侧之输入接收前述分压値,于负侧之输入接收前述基准电压;及第2电流镜电路,具有输入侧电流通路及输出侧电流通路,该输入侧电流通路系于一端接受电路内低电位而于另一端接受前述第1差动放大器之输出,该输出侧电流通路系自前述第1电流镜之输入侧电流通路之另一端将电流由前述电路内低电位拉出;及第3电流镜电路,具有输入侧电流通路及输出侧电流通路,该输入侧电流通路系于一端接受电路内低电位内于另一端接受前述第2差动放大器之输出,该输出侧电流通路系自前述第1电流镜之输出侧电流通路之另一端将电流由前述电路内低电位拉出;及设定信号输出电路,当前述中间电压控制信号将前述中间电压之値迁移至其他値地予以变化时,输出设定信号;及触发器,输出检知信号,该检知信号系由前述设定信号设定,显示出中间电压之値迁移至其他値之状态;及闸电路,将前述检知信号与前述第1差动放大器或前述第2差动放大器之输出之逻辑积予以输出,重新设定前述触发器;及电晶体,由前述检知信号控制,串联于前述中间电压输出节点与前述升压电位或前述电路内低电位之间。8.如申请专利范围第7项记载之半导体积体电路装置,其中将前述检知信号使用于判定半导体积体电路装置之内部之动作状态是否迁移。9.如申请专利范围第8项记载之半导体积体电路装置,其中更具备状态迁移控制装置,将半导体积体电路装置之内部之动作状态予以迁移;前述状态迁移控制装置系依据前述检知信号,辨识使前述内部之动作状态迁移之时点。10.如申请专利范围第8项记载之半导体积体电路装置,其中更具备计时器,计测半导体积体电路装置之内部时间,输出计时器输出;前述状态迁移控制装置系依据前述检知信号,或前述计时器输出之至少一者,辨识使前述内部之动作状态迁移之时点。11.如申请专利范围第10项所记载之半导体积体电路装置,其中于前述内部之动作状态中决定设定时间;由计时器计测前述内部设定时间,于此计测时间内未输出前述检知信号时,判断电路不良。12.一种中间电压产生电路,其特征在于:系将中间电压之値,自接上电源起向期望之电压迁移;在将前述中间电压之値,自接上电源起向期望之电压迁移时,使其超过前述期望电压地予以迁移,当超过前述期望电压时,切换内部之动作,将此内部之动作之切换作为触发器,检知前述中间电压之値已自接上前述电源后变成前述期望电压,输出显示接上电源时之设定动作已完成之信号。图式简单说明:第一图为本发明之第1实施形态之快闪记忆体之方块图。第二图为本发明之第1实施形态之中间电压产生电路3之电路图。第三图为电压变换电路53之电路图。第四图(A)为第1差动放大器31之电路图、第四图(B)为第2差动放大器35之电路图。第五图为中间电压产生电路3之动作波形图。第六图为本发明之第2实施形态之中间电压产生电路3'之电路图。第七图为电压变换电路47之电路图。第八图为中间电压产生电路3之动作波形图。第九图为本发明之第5实施形态之快闪记忆体之主要部分之方块图。第十图(A)为快闪记忆体之自动程式之流程图,第十图(B)为自动程式中之字元线电压之状态表示图。第十一图为习知之快闪记忆体之概略的方块图。第十二图为习知之中间电压产生电路之动作波形图。 |
