积体电路设计的时脉树状结构中路径时间延迟量之平衡方法

摘要

本发明揭露一种积体电路设计的时脉树状结构中路径时间延迟量之平衡方法，主要包括下列步骤：(a)计算从根部元件至每一终点元件之间一部份的反相器之路径时间延迟值，其中将记录在终点元件的路径时间延迟值中最大者定义为目标路径延迟值。(b)从每个终点元件至根部元件的路径中，将记录于每个终点元件的路径时间延迟值与邻近的终点元件之路径时间延迟值进行比较，并且将比较所得较高的路径时间延迟值记录于上游的元件，直至所有较高的路径时间延迟值分别记录于反相器以及根部元件。(c)从根部元件至每个终点元件的路径中，将每个反相器的路径时间延迟值与目标路径延迟值进行比较，用于决定是否藉由选择元件类型资料库中的一新元件类型。(d)将差值加入至原始的反相器元件类型之路径时间延迟值，以更新原始的元件类型之路径时间延迟值。(e)将差值加入至该反相器下游的反相器中所记录之路径时间延迟值，以重复地更新记录于下游反相器以及终点元件所记录的路径时间延迟值，以使时脉树状结构的时脉偏移量最小化。