发明名称 Method for isolating semiconductor devices
摘要 <p>본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 기판의 소자격리영역을 소정 깊이로 제거하여 트렌치를 형성하고 이를 절연물질로 충전시켜 정의할 때 트렌치의 상부 및 하부 모서리의 굴곡(corner rounding) 및 기계적 스트레스를 감소시키므로서 졍션누설전류를 감소시켜 메모리소자의 리프레쉬 타임을 개선하도록 한 반도체장치의 트렌치형 소자격리방법에 관한 것이다. 본 발명에 따른 반도체장치의 소자격리방법은 소자격리영역을 노출시키는 마스크층을 반도체기판 상의 소정부위에 형성하는 단계와, 노출된 반도체기판 표면에 위치한 마스크층의 측면에 측벽스페이서를 소정의 두께로 형성하는 단계와, 마스크층과 측벽스페이서로부터 보호되지 않는 반도체기판을 소정 깊이로 제거하여 트렌치를 형성하는 단계와, 트렌치 표면에 산화보조층을 형성하는 단계와, 산화보조층을 포함하는 트렌치부위의 반도체기판을 산화시켜 트렌치 부위를 충전하는 산화막을 형성하는 단계와, 마스크층과 측벽스페이서를 제거하는 단계를 포함하는 공정으로 이루어진다.</p>
申请公布号 KR100344763(B1) 申请公布日期 2002.07.19
申请号 KR19990043995 申请日期 1999.10.12
申请人 주식회사 하이닉스반도체 发明人 심필보
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人
主权项
地址