可编程输入缓冲器

摘要

一种可编程输入缓冲器，属于接口电路的技术领域，含差分比较器模块，单端施密特触发器模块和可编程延迟模块，利用2位数字信号编程实现不同协议标准的通路选择，差分比较器模块对有基准电压要求的协议进行比较整形，转化为数字信号，单端施密特触发器模块没有基准电压输入，直接将外部信号整形转化为数字信号，可编程延迟模块利用4位数字信号控制MOS管开关的通断，改变接入信号主通路的电容量来实现可编程延迟控制，可以在多种I/O接口协议之间进行编程切换，支持协议多达14种：HSTLI/III/IV，SSTLClass3I/II，SSTLClass2I/II，CTT，GTL/GTL+，PCI33，PCI66，LVTTL，LVCMOS。

主权项

1、一种可编程输入缓冲器，其特征在于，含差分比较器模块(1)、单端施密特触发器模块(2)和可编程延迟模块(3)，差分比较器模块(1)含第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M 10)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)和外部端口：第一数字信号输入端(CTRL1)、第一信号输入端(PAD1)、第一信号输出端(OUT1)和参考电平端(Vref)，第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第六MOS管(M6)、第九MOS管(M9)、第十MOS管(M10)、第十三MOS管(M13)、第十四MOS管(M14)为NMOS管，第四MOS管(M4)、第五MOS管(M5)、第七MOS管(M7)、第八MOS管(M8)、第十一MOS管(M11)、第十二MOS管(M12)、第十五MOS管M15为PMOS管，单端施密特触发器模块2含第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)、第二十二MOS管(M22)、第二十三MOS管(M23)、第二十四MOS管(M24)、第二十五MOS管(M25)、第二十六MOS管(M26)、第二十七MOS管(M27)、第二十八MOS管(M28)、第二十九MOS管(M29)和外部端口：第二数字信号输入端(CTRL2)、第二信号输入端(PAD2)、第二信号输出端(OUT2)，第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第二十一MOS管(M21)、第二十三MOS管(M23)、第二十四MOS管(M24)、第二十七MOS管(M27)、第二十八MOS管(M28)为NMOS管，第十九MOS管(M19)、第二十MOS管(M20)、第二十二MOS管(M22)、第二十五MOS管(M25)、第二十六MOS管(M26)、第二十九MOS管(M29)为PMOS管，可编程延迟模块(3)含第五反相器(14)、第六反相器(15)、第一模拟开关(M30)、第二模拟开关(M31)、第三模拟开关(M32)、第四模拟开关(M33)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)和外部端口：第三数字控制端(Bit1)、第四数字控制端(Bit2)、第五数字控制端(Bit3)、第六数字控制端(Bit4)、第三信号输入端(IN)和第三信号输出端(OUT3)，在差分比较器模块(1)中，第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)组成比较器(4)，第八MOS管(M8)、第九MOS管(M9)组成第一反相器(5)，第十二MOS管(M12)、第十三MOS管(M13)组成第二反相器(6)，第十MOS管(M10)、第十一MOS管(M11)组成第一传输门(7)，第十四MOS管(M14)、第十五MOS管(M15)组成第二传输门(8)，第六MOS管(M6)、第七MOS管(M7)组成启动管，第一MOS管(M1)的栅极与第六MOS管(M6)的漏极连接，第二MOS管(M2)的栅极与参考电平端(Vref)连接，第三MOS管(M3)的栅极与第一信号输入端(PAD1)连接，第四MOS管(M4)的栅极、第五MOS管(M5)的栅极和第四MOS管(M4)的漏极连接在一起，第六MOS管(M6)的栅极、第十一MOS管(M11)的栅极、第十五MOS管(M15)的栅极、第八MOS管(M8)的漏极和第九MOS管(M9)的漏极连接在一起，第八MOS管(M8)的栅极、第九MOS管(M9)的栅极、第十MOS管(M10)的栅极、第十四MOS管(M14)的栅极与第一数字信号输入端(CTRL1)连接在一起，第十二MOS管(M12)的栅极、第十三MOS管(M13)的栅极、第三MOS管(M3)的漏极和第五MOS管(M5)的漏极连接在一起，第十二MOS管(M12)的漏极、第十三MOS管(M13)的漏极、第十四MOS管(M14)的漏极和第十五MOS管(M15)的漏极连接在一起，第十MOS管(M10)的漏极、第十一MOS管(M11)的漏极、第二MOS管(M2)的漏极和第四MOS管(M4)的漏极连接在一起，第十四MOS管(M14)的源极、第十五MOS管(M15)的源极和第一信号输出端(OUT1)连接在一起，第十四MOS管(M14)的漏极、第十五MOS管(M15)的漏极、第十二MOS管(M12)的漏极和第十三MOS管(M13)的漏极连接在一起，第四MOS管(M4)的源极、第五MOS管(M5)的源极、第七MOS管(M7)的源极、第八MOS管(M8)的源极和第十二MOS管(M12)的源极连接在一起后接电源正端，第一MOS管(M1)的源极、第六MOS管(M6)的源极、第九MOS管(M9)的源极和第十三MOS管(M13)的源极连接在一起后接地，在单端施密特触发器模块(2)中，第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)和第二十MOS管(M20)组成施密特触发器(9)，第二十二MOS管(M22)、第二十三MOS管(M23)组成第三反相器(10)，第二十六MOS管(M26)、第二十七MOS管(M27)组成第四反相器(11)，第二十四MOS管(M24)、第二十五MOS管(M25)组成第三传输门(12)，第二十八MOS管(M28)、第二十九MOS管(M29)组成第四传输门(13)，第二十一MOS管(M21)组成启动管，第十六MOS管(M16)的栅极、第二十四MOS管(M24)的源极、第二十五MOS管(M25)的源极和第二十一MOS管(M21)的漏极连接在一起，第十七MOS管(M17)的栅极、第十九MOS管(M19)的栅极、第二十四MOS管(M24)的漏极、第二十五MOS管(M25)的漏极和第二信号输入端(PAD2)连接在一起，第十八MOS管(M18)的栅极与第二十MOS管(M20)的漏极连接，第二十二MOS管(M22)的栅极、第二十三MOS管(M23)的栅极、第二十四MOS管(M24)的栅极、第二十八MOS管(M2)的栅极和第二数字信号输入端(CTRL2)连接在一起，第二十二MOS管(M22)的漏极、第二十三MOS管(M23)的漏极、第二十五MOS管(M25)的栅极和第二十九MOS管(M29)的栅极连接在一起，第二十六MOS管(M26)的栅极、第二十七MOS管(M27)的栅极、第十七MOS管(M17)的漏极和第十九MOS管(M19)的漏极连接在一起，第二十六MOS管(M26)的漏极、第二十七MOS管(M27)的漏极、第二十八MOS管(M28)的漏极和第二十九MOS管(M29)的漏极连接在一起，第二十八MOS管(M28)的源极、第二十九MOS管(M29)的源极和第二信号输出端(OUT2)连接在一起，第十九MOS管(M19)的源极、第二十MOS管(M20)的源极、第二十二MOS管(M22)的源极和第二十六MOS管(M26)的源极连接在一起后接电源正端，第十六MOS管(M16)的源极、第二十一MOS管(M21)的源极、第二十三MOS管(M23)的源极和第二十四MOS管(M24)的源极连接在一起后接地，在可编程延迟模块(3)中，第一模拟开关(M30)的栅极、第二模拟开关(M31)的栅极、第三模拟开关(M32)的栅极和第四模拟开关(M33)的栅极分别与第三数字控制端(Bit1)、第四数字控制端(Bit2)、第五数字控制端(Bit3)、第六数字控制端(Bit4)连接，第一模拟开关(M30)的漏极、第二模拟开关(M31)的漏极、第三模拟开关(M32)的漏极和第四模拟开关(M33)的漏极分别与第一电容(C1)的一端、第二电容(C2)的一端、第三电容(C3)的一端和第四电容(C4)的一端相接，第一电容(C1)的另一端、第二电容(C2)的另一端、第三电容(C3)的另一端和第四电容(C4)的另一端相接后接地，第一电容(C1)的电容量∶第二电容(C2)的电容量∶第三电容(C3)的电容量∶第四电容(C4)的电容量＝1∶2∶4∶8，第一模拟开关(M30)的源极、第二模拟开关(M31)的源极、第三模拟开关(M32)的源极、第四模拟开关(M33)的源极、第五反相器(14)的输出端和第六反相器(15)的输入端连接在一起，第五反相器(14)的输入端与第三信号输入端(IN)连接，第六反相器(15)的输出端与第三信号输出端(OUT3)连接，第一信号输出端(OUT1)、第二信号输出端(OUT2)和第三信号输入端(IN)连接在一起。