发明名称 |
版图设计规则检查的方法及系统 |
摘要 |
本发明公开的一种版图设计规则检查的方法及系统,通过在获取半导体制程中产品由于版图的问题而产生的弱点信息后,根据该弱点信息于该产品对应的版图上找出问题图形,并获取问题图形的属性信息,之后将上述属性信息转变为DRC可以识别的代码信息并存储至一数据库,从而在后续进行待检查版图的版图设计规则检查时,根据数据库中存储的代码信息于上述待检查版图上图形数据信息中获取待检查版图上潜在的弱点图形数据,从而可以找出版图中无法用传统的版图设计规则检查找到的潜在的弱点,进而可以降低生产成本,进一步提高产品的良率,且节省了查找制程异常的时间,提高了生产效率。 |
申请公布号 |
CN105740486A |
申请公布日期 |
2016.07.06 |
申请号 |
CN201410751266.X |
申请日期 |
2014.12.09 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
张虎;刘喆秋 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
俞涤炯 |
主权项 |
一种版图设计规则检查的方法,其特征在于,包括如下步骤:获取半导体制程中产品由于版图的问题而产生的弱点信息;根据所述弱点信息于所述产品对应的版图上找出问题图形;获取每个所述问题图形的属性信息并将该属性信息存储至一数据库;在后续进行一待检查版图的DRC检查时,获取所述待检查版图上图形数据信息,并根据所述数据库中存储的属性信息于所述待检查版图上图形数据信息中获取所述待检查版图上潜在的弱点图形数据,进而输出检查结果。 |
地址 |
201203 上海市浦东新区张江高科技园区张江路18号 |