发明名称 |
Integrated memory |
摘要 |
Der integrierte Speicher weist einen Spaltendecoder (CDEC) auf zum Decodieren von Spaltenadressen und zum Adressieren von entsprechenden Bitleitungen (BL). Ferner weist er einen ersten Spaltenadreßbus (CADR1) auf, über den erste Spaltenadressen zum Spaltendecoder übertragen werden, sowie einen zweiten Spaltenadreßbus (CADR2), über den zweite Spaltenadressen zum Spaltendecoder übertragen werden. Dabei adressiert der Spaltendecoder jeweils Bitleitungen, die den ihm zugeführten ersten bzw. zweiten Spaltenadressen entsprechen. <IMAGE>
|
申请公布号 |
EP0974977(A2) |
申请公布日期 |
2000.01.26 |
申请号 |
EP19990112580 |
申请日期 |
1999.07.01 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
SCHOENIGER, SABINE;SCHROEGMEIER, PETER;HEIN, THOMAS;DIETRICH, STEFAN, DR.;MARX, THILO |
分类号 |
G11C11/408;G11C8/00;(IPC1-7):G11C8/00 |
主分类号 |
G11C11/408 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|