| 主权项 |
1.一种能带隙型基准电压产生电路,包含:第一子电路:具有第一电晶体(呈第一种导电形式)以及切换用的第二电晶体(第二种导电形式,与该第一种导电形式相反),依序连接在第一电源电压和第二电源电压之间;第二子电路:具有第一电阻、第三电晶体(呈该第一种导电形式)以及切换用的第四电晶体(呈该第二种导电形式),依序连接在该第一电源电压和该第二电源电压之间;第三子电路:具有第二电阻、切换用的第五电晶体(呈该第二种导电形式),依序连接在该第一电源电压和该第二电源电压之间;第四子电路:具有切换用的第六电晶体(呈该第一种导电形式)和作为负载用的第七电晶体(呈该第二种导电形式),依序连接在该第一电源电压和该第二电源电压之间;当偏压施加在该第六电晶体的控制电极上,则该第六电晶体将会被导通;该第二电晶体的控制电极、第四电晶体的控制电极、第五电晶体的控制电极和该第四电晶体中的主要电流路径的输出端相连接,而该第一电晶体的控制电极、第三电晶体的控制电极则和该第一电晶体中的主要电流路径输入端相接以形成电流镜像电路;该第三电晶体的主要电流路径输入端和该第六电晶体的主要电流路径输入端之间介由一个电容相连接,俾当该第六电晶体因偏压施加到控制电极而导通时,连接于该第六电晶体的主要电流路径输入端的该电容一端之电压会因此而下降,由于此一电压下降,该第二电晶体和该第四电晶体会导通,该第一和该第三电晶体的控制电极之电压即迅速固定下来,而在该第二电阻以及该第五电晶体间的连接节点产生一稳定之基准电压。2.如申请专利范围第1项之能带隙型基准电压产生电路中,其中:该第一电晶体、第三电晶体、第六电晶体是n通道场效电晶体;该第二电晶体、第四电晶体、第五电晶体、第七电晶体是p通道场效电晶体;该第六电晶体(n通道)的闸极连接到偏压,该第一电晶体(n通道)的汲极连接到该第二电晶体(p通道)的汲极,该第三电晶体(n通道)的汲极连接到该第四电晶体(p通道)的汲极,该第五电晶体(p通道)的汲极连接到该第二电阻,该第六(n通道)电晶体的汲极连接到该第七电晶体(p通道)的闸极和汲极。而该第二电晶体(p通道)的闸极、该第四电晶体(p通道)的闸极和汲极以及该第五电晶体(p通道)的闸极这三个联接在一起,该第一电晶体(n通道)的闸极和汲极则和该第三电晶体(n通道)的闸极相连以形成电流镜像电路,该第三电晶体(n通道)的汲极和该第六电晶体(n通道)的汲极以一个电容相连接;因此,当该第六电晶体(n通道)因偏压施加到控制电极而导通时,该电容一端的该第六电晶体(n通道)的汲极电压也会因此下降,该第二(p通道)和该第四电晶体(p通道)也跟着导通,所以该第一(n通道)和该第三电晶体(n通道)的闸极电压也迅速稳定,使得该第一(n通道)和该第三电晶体(n通道)迅速弱反转作动。3.如申请专利范围第2项之能带隙型基准电压产生电路,其中,该偏压是该第二电源电压。4.如申请专利范围第2项之能带隙型基准电压产生电路,其中,该偏压是由一偏压产生电路提供;该偏压产生电路中包括:复数之叠接的P通道场效电晶体以及复数之叠接的n通道场效电晶体,该复数之p通道场效电晶体以及复数之叠接n通道场效电晶体叠接在该第一电源电压和该第二电源电压间,俾该偏压Vb由n通道场效电晶体的汲极和p通道场效电晶体的汲极间的一连接节点输出。5.如申请专利范围第2项之能带隙型基准电压产生电路,其中,该第三子电路包含设在该第二电晶阻以及该电源电压间之至少一个顺向二极体。6.如申请专利范围第2项之能带隙型基准电压产生电路,其中,该第五电晶体是由复数之叠接的P通道场效电晶体组成,各该p通道场效电晶体的闸极均和汲极彼此相连。7.如申请专利范围第6项之能带隙型基准电压产生电路,其中,该偏压是由该第二电源电压提供。8.如申请专利范围第6项之能带隙型基准电压产生电路,其中,该偏压是由一偏压产生电路提供;该偏压产生电路中包括:复数之叠接的p通道场效电晶体以及复数之叠接的n通道场效电晶体,该复数之p通道场效电晶体以及复数之叠接n通道场效电晶体叠接在该第一电源电压和该第二电源电压间,俾该偏压由Vb由n通道场效电晶体的汲极和p通道场效电晶体的汲极间的一连接节点输出。9.如申请专利范围第6项之能带隙型基准电压产生电路,其中,该第三子电路包含设在该第二电阻以及该电源电压间之至少一个顺向二极体。10.如申请专利范围第6项之能带隙型基准电压产生电路,其中,该第一电晶体是由复数之叠接的n通道场效电晶体组成,各该n通道场效电晶体的闸极均和汲极彼此相连;且该第三电晶体是由复数之叠接的n通道场效电晶体组成,构成该第一电晶体之各该n通道场效电晶体的闸极被连接于构成该第三电晶体之该复数之n通道场效电晶体中之一个对应n通道场效电晶体的闸极。11.如申请专利范围第10项之能带隙型基准电压产生电路,其中,该偏压是该第二电源电压。12.如申请专利范围第10项之能带隙型基准电压产生电路,其中,该偏压是由一偏压产生电路提供;该偏压产生电路中包括:复数之叠接的p通道场效电晶体以及复数之叠接的n通道场效电晶体,该复数之p通道场效电晶体以及复数之叠接n通道场效电晶体叠接在该第一电源电压和该第二电源电压间,俾该偏压Vb由n通道场效电晶体的汲极和p通道场效电晶体的汲极间的一连接节点输出。13.如申请专利范围第10项之能带隙型基准电压产生电路,其中,该第三子电路包含设在该第二电阻以及该电源电压间之至少一个顺向二极体。14.如申请专利范围第2项之能带隙型基准电压产生电路,其中,该第一子电路包含至少一个附加之p通道场效电晶体,设在该第二电晶体(p通道场效电晶体)的汲极和该第一电晶体(n通道场效电晶体)的汲极间;该第三子电路包含至少一个附加之p通道场效电晶体,设在该第一电晶体(p通道场效电晶体)的汲极和该第二电阻之间,该第一子电路之该至少一个附加之p通道场效电晶体的一闸极与该第三子电路之该至少一个附加之p通道场效电晶体的一闸极均被连接于该第六电晶体(n通道场效电晶体)之汲极。15.如申请专利范围第14项之能带隙型基准电压产生电路,其中,该偏压是该第二电源电压。16.如申请专利范围第14项之能带隙型基准电压产生电路,其中,该偏压是由一偏压产生电路提供;该偏压产生电路中包括:复数之叠接的p通道场效电晶体以及复数之叠接的n通道场效电晶体,该复数之p通道场效电晶体以及复数之叠接n通道场效电晶体叠接在该第一电源电压和该第二电源电压间,俾该偏压Vb由n通道场效电晶体的汲极和p通道场效电晶体的汲极间的一连接节点输出。17.如申请专利范围第14项之能带隙型基准电压产生电路,其中,该第三子电路包含设在该第二电阻以及该电源电压间之至少一个顺向二极体。图式简单说明:第一图先前技术生产的能带隙型基准电压产生电路的电路图范例。第二图本发明提出的能带隙型基准电压产生电路的第一种实施例。第三图第二图中之能带隙型基准电压产生电路操作之时序图。第四图本发明提出的能带隙型基准电压产生电路的第二种实施例。第五图本发明提出的能带隙型基准电压产生电路的第三种实施例。第六图本发明提出的能带隙型基准电压产生电路的第四种实施例。第七图本发明提出之偏压产生电路,可用以提供能带隙型基准电压产生电路的偏压。以及第八图本发明提出的第三个子电路可用来改善能带隙型基准电压产生电路。 |
