一种基于忆阻器的多进制加法运算电路及其操作方法

摘要

本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。

主权项

一种基于忆阻器的多进制加法运算电路，其特征在于，包括第一忆阻器(30)、第二忆阻器(31)、第三忆阻器(32)、第一右旋逻辑门(34)、第二右旋逻辑门(36)、第一电压转换器(35)和第二电压转换器(37)；所述第一右旋逻辑门(34)的输入端作为所述多进制加法运算电路的输入端(33)，所述第一右旋逻辑门(34)、所述第一电压转换器(35)、所述第二右旋逻辑门(36)和所述第二电压转换器(37)依次连接，所述第一忆阻器(30)的一端、所述第二忆阻器(31)的一端和所述第三忆阻器(32)的一端连接后作为所述多进制加法运算电路的输出端(38)，所述第一忆阻器(30)的另一端连接至所述第一右旋逻辑门(34)的输入端，所述第二忆阻器(31)的另一端连接至所述第一电压转换器(35)与所述第二右旋逻辑门(36)的连接端；所述第三忆阻器(32)的另一端连接至所述第二电压转换器(37)的输出端。