| 主权项 |
1.一种复晶矽插塞平坦化的方法,适用于一内连线结构,该内连线结构包括一个具有开口的介电层,更包括一个过度填满该开口的复晶矽层,其中该复晶矽层在该开口上具有一陷落(recess),该复晶矽插塞平坦化的方法包括下列步骤:在该介电层上以化学气相沈积法形成一牺性高分子薄膜全面覆盖该复晶矽层,并过度填满上述陷落;以及回蚀刻该牺牲再分子薄膜和该复晶矽层,以去除该牺牲高分子薄膜,并去除该开口外的该复晶矽层,此时留在该开口内的该复晶矽层即为一个完成平坦化的复晶矽插塞。2.如申请专利范围第1项所述之复晶矽插塞平坦化的方法,其中该牺性高分子薄膜是在一种蚀刻机台中进行沈积。3.如申请专利范围第2项所述之复晶矽插塞平坦化的方法,其中该蚀刻机台是一种感应耦合电浆蚀刻机。4.如申请专利范围第3项所述之复晶矽插塞平坦化的方法,其中该蚀刻机台可以产生含有CH2F2之高密度电浆。5.如申请专利范围第4项所述之复晶矽插塞平坦化的方法,其中该蚀刻机台的流速约为10-50sccm。6.如申请专利范围第1项所述之复晶矽插塞平坦化的方法,其中该回蚀刻步骤系在高密度电浆蚀刻机台中进行。7.如申请专利范围第1项所述之复晶矽插塞平坦化的方法。其中该回轴刻步骤系以非等向性乾蚀刻的方式来进行。8.一种复晶矽插塞的形成方法,包括:提供一个具有开口的介电层;沈积一复晶矽层过度填满该开口,此时该复晶矽层在该开口上方具有一陷落(recess);在该介电层上沈积一高分子薄膜全面覆盖该复晶矽层,并过度填满该陷落;以及非等向性回蚀刻该高分子薄膜和该复晶矽层,以去除该高分子薄膜,并去除该开口外的该复晶矽层,此时留在该开口内的该复晶矽层即为一个完成平坦化的复晶矽插塞。9.如申请专利范围第8项所述之复晶矽插塞的形成方法,其中该高分子薄膜是在一种蚀刻机台中进行沈积。10.如申请专利范围第9项所述之复晶矽插塞的形成方法,其中该蚀刻机台是一种感应耦合电浆蚀刻机。11.如申请专利范围第8项所述之复晶矽插塞的形成方法,其中该蚀刻机台可以产生含有CH2F2之高密度电浆。12.如申请专利范围第11项所述之复晶矽插塞的形成方法,其中该蚀刻机台的流速约为10-50sccm。13.如申请专利范围第8项所述之复晶矽插塞的形成方法,其中该聚合物的沈积方法包括化学气相沈积法。14.如申请专利范围第8项所述之复晶矽插塞的形成方法,其中该非等向性回蚀刻步骤系在高密度电浆蚀刻机台中进行。15.一种导体插塞制程,该导体插塞制程系先沈积一导体层过度填满一介层窗开口,然后再回蚀刻该导体层,以去除该介层窗开口外的该导体层,上述导体插塞制程的特征在于:在回蚀刻该导体层之前,先在该导体层上沈积牺牲高分子薄膜全面覆盖该导体层,其中该牺牲高分子薄膜将在上述回蚀刻步骤中被去除。16.如申请专利范围第15项所述之导体插塞制程,其中该牺牲高分子薄膜系以化学气相沈积法来进行沈积。17.如申请专利范围第15项所述之导体插塞制程,其中该牺牲高分子薄膜是在一种蚀刻机台中进行沈积。18.如申请专利范围第17项所述之导体插塞制程,其中该蚀刻机台是一种感应耦合电浆蚀刻机。19.如申请专利范围第17项所述之导体插塞制程,其中该蚀刻机台可以产生含有CH2F2之高密度电浆。20.如申请专利范围第19项所述之导体插塞制程,其中该蚀刻机台的流速约为10-50sccm。图式简单说明:第一图A至第一图B绘示习知的一种复晶矽插塞平坦化制程;第二图A至第二图B绘示根据本发明较佳实施例,一种复晶矽插塞平坦化的制造流程剖面图;第三图绘示在形成复晶矽层过度填满开口之后的扫瞄式电子显微镜照片;第四图绘示没有沈积高分子薄膜(CVD 聚合物)的复晶矽层在回蚀刻后的扫瞄式电子显微镜照片;以及第五图绘示回蚀刻高分子薄膜(CVD 聚合物)和复晶矽层后的一种扫瞄式电子显微镜照片。 |
