| 摘要 |
本发明实现一种起因于热处理之SiGeC层的结晶结构之劣化得以抑制的结构。交替地将厚度分别在数原子层左右以免产生离散的量子化能阶之厚度薄的Sil-xGevx层(O<x<l)及Si1-yCy层(O<y<l)叠层成多层,以形成能起到单一SiGec层的作用之 Sil-xGevx/Si1-yCy短周期超晶格体。藉此,获得无Ge-C键，结晶性良好且对热履历也比较稳定之SiGeC三元混晶体。在形成Sil-xGevx/Sil-yCy短周期超晶格体之方法中,有交替地令Si1-xGevx层及Si1-yCy层磊晶成长之方法以及在形成Si/Si1-xGevx短周期超晶格体之后,植入C离子,进而藉由热处理,使C原子往Si层内移动之方法。 |
| 主权项 |
1.一种半导体结晶,其特征在于:具有将以矽与锗为主成份之Si1-xGex层(0<x<1)及以矽与碳为主成份之Si1-yCy层(0<y<1)交替地叠层两个周期以上而成之Si1-xGex/Si1-yCy超晶格结构,所述Si1-xGex/Si1-yCy超晶格体能起到单一的SiGeC层之作用。2.如申请专利范围第1项之半导体结晶,其中所述Si1-xGex/Si1-yCy超晶格体中之Si1-xGex层与Si1-yCy层之厚度均小于会产生离散的量子化能阶之厚度。3.一种半导体装置,其特征在于包含:基板;形成在所述基板上,至少包含矽之第1半导体层;及与所述半导体层相接形成,能起到SiGeC层的作用之第2半导体层,所述第2半导体层具有将以矽与锗为主成份之Si1-xGex层(0<x<1)及以矽与碳为主成份之Si1-yCy层(0<y<1)交替地叠层至少两个周期以上而成之结构。4.如申请专利范围第3项之半导体装置,其中所述Si1-xGex层与Si1-yCy层之厚度均小于会产生离散的量子化能阶之厚度。5.一种半导体结晶之制造方法,其特征在于:交替地进行以矽与锗为主成份之Si1-xGex层(0<x<1)之磊晶成长及以矽与碳为主成份之Si1-yCy层(0<y<1)之磊晶成长,重复两次以上,藉而形成能起到单一的SiGeC层的作用之Si1-xGex/Si1-yCy短周期超晶格体。6.一种半导体结晶之制造方法,其特征在于包含:藉由重复两次以上以矽与锗为主成份之Si1-xGex层(0<x<1)及以矽为主成份之Si层之交替磊晶成长,以形成Si1-xGex/Si叠层体之制程(a);将碳离子植入所述Si1-xGex/Si叠层体内之制程(b);及对导入有碳之所述Si1-xGex/Si叠层体进行热处理之制程(c),藉而形成Si1-xGex/Si1-yCy叠层体(0<y<1)。7.如申请专利范围第6项之半导体结晶之制造方法,其中在所述制程(a)中,形成Si1-xGex层与Si层,使得所述Si1-xGex/Si1-yCy叠层体中之Si1-xGex层与Si1-yCy层分别具有会产生离散的量子化能阶之厚度。8.如申请专利范围第6项之半导体结晶之制造方法,其中在所述制程(a)中,形成Si1-xGex层与Si层,使得所述Si1-xGex/Si1-yCy叠层体中之Si1-xGex层与Si1-yCy层之厚度分别小于会产生离散的量子化能阶之厚度。9.如申请专利范围第6至8项中任一项之半导体结晶之制造方法,其中上述制程(c)中之热处理温度超过700℃。图式简单说明:第一图(a)、(b)分别系概略地显示有关第1实施形态之Si1-xGex/Si1-yCy短周期超晶格之叠层结构的宏观图及显示该短周期超晶格之叠层结构的微观图。第二图显示在改变叠层体中之势井层与势垒层的厚度时,能带结构之变化情况。第三图(a)、(b)系显示有关第2实施形态之Si1-xGex/Si1-yCy叠层体之制造过程之断面图。第四图(a)、(b)、(c)分别显示热处理前后之超晶格体中之Ge原子与C原子之浓度分布、植入C离子后之超晶格体中C原子之分布状态、经热处理后之超晶格体中C原子之分布状态。第五图显示对经过第三图(a)、(b)所示之制程的超晶格体,在各种温度下进行回火处理时,C浓度分布之变化情况。第六图系有关第3实施形态之使用短周期超晶格体而制成之半导体装置即异质接合型场效应电晶体(HMOSFET)之结构断面图。第七图(a)、(b)分别显示对在Ge基板上Ge0.98C0.02结晶层成长的试料以及在Si基板上令Si0.98C0.02结晶层成长的试料进行热处理后所得到之各试料的X射线绕射光谱之变化。第八图显示对SiGe0.31C0.0012结晶层以各种温度进行热处理(回火处理)后所得到之各试料的X射线绕射光谱之变化。 |
