| 主权项 |
1.一种半导体积体电路装置,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其中:前述复数个第一场效电晶体之中之至少一个场效电晶体的临限电压,相对地高于前述第二场效电晶体之临限电压。2.一种半导体积体电路装置,系将构成SRAM之记忆单元的驱动用场效电晶体、传输用场效电晶体及负载用场效电晶体、和除此以外之场效电晶体设在半导体基板上,其中:前述驱动用场效电晶体、传输用场效电晶体及负载用场效电晶体之中之任二个或全部的临限电压,相对地高于前述以外之场效电晶体的临限电压。3.一种半导体积体电路装置,系将构成SRAM之记忆单元的驱动用场效电晶体、和除此以外之场效电晶体设在半导体基板上,其中:前述驱动用场效电晶体的临限电压,相对地高于前述以外之场效电晶体的临限电压。4.一种半导体积体电路装置,系将构成SRAM之记忆单元的传输用场效电晶体、和除此以外之场效电晶体设在半导体基板上,其中:在前述传输用场效电晶体之闸极绝缘膜设计上的膜厚、和前述以外之场效电晶体之间极绝缘膜设计上的膜厚设为相同的状态下,前述传输用场效电晶体的临限电压,相对地高于前述以外之场效电晶体的临限电压。5.一种半导体积体电路装置,系将构成SRAM之记忆单元的负载用场效电晶体、和除此以外之场效电晶体设在半导体基板上,其中:前述负载用场效电晶体的临限电压,相对地高于前述以外之场效电晶体的临限电压。6.如申请专利范围第1项之半导体积体电路装置,其动作速度为100MHz以上者。7.如申请专利范围第1项之半导体积体电路装置,其中设在前述半导体基板上的隔离部为沟型构造者。8.如申请专利范围第1项之半导体积体电路装置,其中前述至少一个第一场效电晶体之设计上的通道宽度,小于前述第二场效电晶体之设计上的最小通道宽度者。9.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:杂质导入步骤,其系为了使前述复数个第一场效电晶体之中之至少一个第一场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者。10.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤:(b)杂质导入步骤,在前述(a)步骤之后,为了使前述复数个第一场效电晶体之中之至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;(c)在前述(b)步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;及(d)杂质导入步骤,在前述(c)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者。11.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤:(b)在前述沟之形成步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;(c)杂质导入步骤,在前述(b)步骤之后,为了使前述复数个第一场效电晶体之中之至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;及(d)杂质导入步骤,在前述(b)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者。12.如申请专利范围第9项之半导体积体电路装置之制造方法,其中前述至少一个第一场效电晶体,为驱动用场效电晶体者。13.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:前述复数个第一场效电晶体之中之至少一个第一场效电晶体的临限电压,相对地高于前述第二场效电晶体之临限电压,且包含以下之步骤:(a)在前述半导体基板上形成闸极绝缘膜的步骤;(b)在前述(a)步骤后之半导体基板上,形成覆盖前述第一场效电晶体之形成区域,且露出除此以外之区域的光阻图案(photoresist pattern)之后,以此作为罩幕而除去从此处露出的闸极绝缘膜之步骤;及(c)在前述(b)步骤之后,在除去前述光阻图案之后,藉由对前述半导体基板施行氧化处理,以在前述第一场效电晶体之形成区域上,形成比前述第二场效电晶体之形成区域中所形成之闸极绝缘膜还厚的闸极绝缘膜之步骤。14.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其中:前述复数个第一场效电晶体之中之至少一个第一场效电晶体的临限电压,相对地高于前述第二场效电晶体之临限电压,且包含以下之步骤:(a)在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内的杂质导入步骤;及(b)在前述半导体基板中前述至少一个第一场效电晶体之形成区域内,形成比前述第二场效电晶体之形成区域中所形成之闸极绝缘膜还厚的闸极绝缘膜之步骤。15.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤;(b)杂质导入步骤;在前述(a)步骤之后,为了使前述复数个第一场效电晶体之中至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中还选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;(c)在前述(b)步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;(d)杂质导入步骤,在前述(c)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者;(e)在前述(d)步骤后之半导体基板上形成闸极绝缘膜的步骤;(f)在前述(e)步骤后之半导体基板上,形成覆盖前述第一场效电晶体之形成区域,且露出除此以外之区域的光阻图案之后,以此作为罩幕而除去从此处露出的闸极绝缘膜之步骤;及(g)在前述(f)步骤之后,在除去前述光阻图案之后,藉由对前述半导体基板施行氧化处理,以在前述第一场效电晶体之形成区域上,形成比前述第二场效电晶体之形成区域中所形成之闸极绝缘膜还厚的闸极绝缘膜之步骤。16.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤;(b)在前述沟之形成步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;(c)杂质导入步骤,在前述(b)步骤之后,为了使前述复数个第一场效电晶体之中之至少一个第一场效电晶体之中之至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压还,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;(d)杂质导入步骤,在前述(b)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者;(e)在前述(d)步骤后之半导体基板上形成闸极绝缘膜的步骤;(f)在前述(e)步骤后之半导体基板上,形成覆盖前述第一场效电晶体之形成区域,且露出除此以外之区域的光阻图案之后,以此作为罩幕而除去从此处露出的闸极绝缘膜之步骤;及(g)在前述(f)步骤之后,在除去前述光阻图案之后,藉由对前述半导体基板施行氧化处理,以在前述第一场效电晶体之形成区域上,形成比前述第二场效电晶体之形成区域中所形成之闸极绝缘膜还厚的闸极绝缘膜之步骤。17.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:形成闸极绝缘膜的步骤,其系为了使前述复数个第一场效电晶体之中之至少一个第一场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将氮导入于前述第二场效电晶之形成区域内之后,在前述半导体基板上形成闸极绝缘膜者。18.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其中:前述复数个第一场效电晶体之中至少一个第一场效电晶体的临限电压,相对地高于前述第二场效电晶体之临限电压,且包含有以下之步骤:(a)在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内的杂质导入步骤;及(b)在前述半导体基板中选择性地将氮导入于前述第二场效电晶体之形成区域内之后,在前述半导体基板上形成闸极绝缘膜的步骤。19.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤;(b)杂质导入步骤,其系在前述(a)步骤之后,为了使前述复数个第一场效电晶体之中之至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;(c)在前述(b)步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;(d)杂质导入步骤,在前述(c)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者;及(e)在前述(d)步骤之后,在前述半导体基板中选择性地将氮导入于前述第二场效电晶体之形成区域内之后,在前述半导体基板上形成闸极绝缘膜的步骤。20.一种半导体积体电路装置之制造方法,系将构成SRAM之记忆单元的复数个第一场效电晶体、和除此以外之第二场效电晶体设在半导体基板上,其包含:(a)在前述半导体基板中形成沟的步骤;(b)在前述沟之形成步骤之后,藉由将绝缘膜埋设在前述沟内以形成隔离部的步骤;(c)杂质导入步骤,在前述(b)步骤之后,为了使前述复数个第一场效电晶体之中之至少一个场效电晶体的临限电压相对地高于前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第一杂质导入于前述至少一个第一场效电晶体之形成区域内者;(d)杂质导入步骤,在前述(b)步骤之后,为了设定前述第二场效电晶体之临限电压,而在前述半导体基板中选择性地将第二杂质导入于同一导电型场效电晶体之形成区域内者;及(e)在前述(d)步骤之后,在前述半导体基板中选择性地将氮导入于前述第二场效电晶体之形成区域内之后,在前述半导体基板上形成闸极绝缘膜的步骤。图式简单说明:第一图用以说明本发明之一实施形态之半导体积体电路装置之电路方块构成的说明图。第二图为第一图之半导体积体电路装置之SRAM 中之记忆单元的电路图。第三图为第一图之半导体积体电路装置之SRAM 之记忆单元区域中的主要部位平面图。第四图为第一图之半导体积体电路装置之SRAM 之记忆单元区域中之第三图上层的主要部位平面图。第五图为第一图之半导体积体电路装置之制造步骤中的主要部位截面图。第六图为连续第一图之半导体积体电路装置之第五图之制造步骤中的主要部位平面图。第七图为连续第一图之半导体积体电路装置之第六图之制造步骤中之SRAM之记忆单元区域的主要部位平面图。第八图为连续第一图之半导体积体电路装置之第七图之制造步骤中的主要部位截面图。第九图为连续第一图之半导体积体电路装置之第八图之制造步骤中的主要部位截面图。第十图为连续第一图之半导体积体电路装置之第九图之制造步骤中的主要部位截面图。第十一图为连续第一图之半导体积体电路装置之第十图之制造步骤中的主要部位截面图。第十二图为连续第一图之半导体积体电路装置之第十一图之制造步骤中的主要部位截面图。第十三图为连续第一图之半导体积体电路装置之第十二图之制造步骤中的主要部位截面图。第十四图为连续第一图之半导体积体电路装置之第十三图之制造步骤中的主要部位截面图。第十五图为连续第一图之半导体积体电路装置之第十四图之制造步骤中的主要部位截面图。第十六图为连续第一图之半导体积体电路装置之第十五图之制造步骤中的主要部位截面图。第十七图为连续第一图之半导体积体电路装置之第十六图之制造步骤中的主要部位截面图。第十八图为第一图之半导体积体电路装置之SNM特性的说明图。第十九图说明为第一图之半导体积体电路装置之效果且本发明人为了比较而检讨之技术之SNM的说明图。第二十图显示第一图之半导体积体电路装置之SRAM中之驱动用场效电晶体之临限电压和SNM之关系的图表。第二十一图为本发明之另一实施形态之半导体积体电路装置之制造步骤中之SRAM之记忆单元的主要部位平面图。第二十二图为本发明之更另一实施形态之半导体积体电路装置之制造步骤中之SRAM之记忆单元的主要部位平面图。第二十三图为本发明之另一实施形态之半导体积体电路装置之制造步骤中的主要部位平面图。第二十四图为连续第二十三图之半导体积体电路装置之制造步骤中的主要部位截面图。第二十五图为连续第二十四图之半导体积体电路装置之制造步骤中的主要部位截面图。第二十六图为说明SRAM之SNM特性用的图表。第二十七图为本发明人所检讨之半导体积体电路装置之SNM特性用的图表。第二十八图显示构成本发明人所检讨之半导体积体电路装置之SNM的传输用场效电晶体之汲极电流和负载电阻用场效电晶体之汲极电流之关系的图表。第二十九图构成本发明人所检讨之半导体积体电路装置之SRAM的传输用场效电晶体之汲极电流和负载电阻用场效电晶体之汲极电流之关系的图表。 |
