发明名称 操作数位信号之方法及电路配置
摘要 在操作一种数位式输入信号ES时,在产生第一边缘时须使接收电路之输入端去(de-)驱动。在下降之边缘时此输入端在一段延迟时间之后又被驱动。于是可减少信号干扰所产生之影响以及使信号之错误解释减少。本发明特别可应用在时脉(Clock)信号中,其中只须考虑一种边缘以便对信号进行计算。
申请公布号 TW454384 申请公布日期 2001.09.11
申请号 TW087111800 申请日期 1998.07.20
申请人 西门斯股份有限公司 发明人 马丁布克
分类号 H03K3/013 主分类号 H03K3/013
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼;李明宜 台北巿大安区敦化南路二段七十七号八楼
主权项 1.一种操作数位式输入信号(ES)之方法,其特征为:-在输入信号(ES)之第一边缘对准第一方向时,驱动信号(AKS)是在第一状态(被动状态),此种状态维持至少一段预设之保持时间(tH),-输入信号(ES)在保持时间(tH)之后产生此种与第一方向相反之方向相对准之第二边缘时,于延迟一段预设之延迟时间(tv)之后该驱动信号(AKS)即处于第二状态(主动状态)中,其是和第一状态(被动状态)不同的,-输出信号(AS)之数位式脉冲只有当驱动信号(AKS)在第二状态(主动状态)时才可在对输入信号之第一边缘起反应时由输入信号(ES)导出。2.如申请专利范围第1项之方法,其中输入信号(ES)之第一边缘是上升之边缘。3.如申请专利范围第1或第2项之方法,其中输入信号(ES)是一种周期性时脉信号。4.如申请专利范围第1项之方法,其中输出信号(AS)在逻辑状态之时间较输入信号(ES)之第一和第二边缘之间的时间还短。5.如申请专利范围第4项之方法,其中输出信号(AS)在逻辑状态之时间是定値的。6.一种电路配置,系用来进行申请专利范围第1至第5项中任一项之方法,其特征为:-一个驱动电路(1),其在输入侧可输入上述之输入信号(ES)且在输出侧可取出该驱动信号(AKS),此一驱动电路(1)在输入信号(ES)之上升边缘时可直接改变该驱动信号(AKS)之第一状态(被动状态)且随后在至少一段上述之保持时间(tH)中保持不变且在下降之边缘时在延迟一段延迟时间(tv)之后才会由第一状态改变至相反之第二状态,-一个输出电路(2),其具有:输入信号(ES)用之第一输入端(11),驱动信号(AKS)用之第二输入端(12)以及输出端(13),此一输出电路(2)只有在驱动信号(AKS)处于第二状态时才将输入信号(ES)继续传送至输出端(13)。7.如申请专利范围第6项之电路配置,其中脉波产生器(3)是连接于输出电路(2)之后。8.如申请专利范围第6或第7项之电路配置,其中驱动电路包括一个具有非反相输出端和反相输出端之延迟装置(4),其输入端是与第一NAND闸(NAND1)之输出端,第二NAND闸(NAND2)之输入端以及NOR闸(NOR)之输入端相连接且非反相输入端是与NOR闸(NOR)之另一输出端相连接,反相输出端则与第二NAND闸(NAND2)之另一输入端相连接,其中NOR闸(NOR)之输出端即为驱动电路(1)之输出端且驱动电路(1)之输入端是连接至第一NAND闸(NAND1)之输入端,第一NAND闸(NAND1)之另一输入端是与第二NAND闸(NAND2)之输出端相连接。9.如申请专利范围第6或第7项之电路配置,其中输出电路具有一个在电晶体上以互补式电路技术构成之反相器(P1,N1),在其输入端(11)可输入数位式输入信号(ES)且在其输出端(13)和第二参考电位(Vcc)之间连接有第一电晶体P2之通道,其中在第一参考电位(Vss)和反相器(P1,N1)中之一个电晶体之间有一和第一电晶体(P2)不同导电型式之第二电晶体(N2),且第一(P2)和第二(N2)电晶体之闸极端分别可输入上述之驱动信号(AKS)。10.如申请专利范围第7项之电路配置,其中脉波产生器3包含一个NAND闸(NAND3),在其一输入端可直接施加输出信号AS且在其另一输入端施加由延迟电路5所延迟之输出信号AS。11.如申请专利范围第8项之电路配置,其中延迟装置(4)具有串联之反相器。12.如申请专利范围第10项之电路配置,其中延迟电路(5)具有串联之反相器。图式简单说明:第一图解释本发明之方法所用之信号图。第二图本发明之电路配置的方块图。第三图驱动电路之实施形式。第四图输出电路之实施形式。第五图脉波产生器之实施形式。
地址 德国