| 主权项 |
1.一种半导体装置,系以覆晶接合方式将半导体晶片实装之半导体装置,其特征为具有:于主面形成有露出之多数表面电极的上述半导体晶片;用于支持上述半导体晶片,具备电连接上述半导体晶片之上述表面电极的配线部,于上述配线部之连接面形成有凹部的晶片支持基板;藉由上述配线部之上述凹部被定位,介于上述半导体晶片之上述表面电极与上述晶片支持基板之上述配线部之连接面间用于连接上述表面电极与上述配线部的突起电极;及配置于上述突起电极与配线部之连接处之周围,用于保持上述突起电极与配线部间之连接的异方性导电树脂;上述突起电极系藉由上述配线部之上述凹部被定位于上述配线部之上述连接面。2.如申请专利范围第1项之半导体装置,其中上述突起电极,系藉使用金线之导线接合而接合于上述表面电极的导线突起。3.如申请专利范围第1项之半导体装置,其中于上述晶片支持基板中之核心基板表面形成薄膜绝缘层,于该薄膜绝缘层上设有上述配线部。4.如申请专利范围第1项之半导体装置,其中在上述晶片支持基板之晶片支持面之相反侧之面,配置有作为外部端子之多数焊锡突起。5.如申请专利范围第1项之半导体装置,其中于上述晶片支持基板实装有多数半导体晶片。6.如申请专利范围第1项之半导体装置,其中上述晶片支持基板系薄卡片基板。7.一种半导体装置,系以覆晶接合方式将半导体晶片实装之半导体装置,其特征为具有:于主面形成有露出之多数表面电极的上述半导体晶片;用于支持上述半导体晶片,具备电连接上述半导体晶片之上述表面电极的配线部及形成于其周围的绝缘层,由上述配线部之设置面起之高度形成低于上述绝缘层的晶片支持基板;及连接较上述绝缘层低之上述配线部之连接面,介于上述半导体晶片之上述表面电极与上述晶片支持基板之上述配线部之连接面间用于连接上述表面电极与上述配线部的突起电极;上述突起电极系藉由上述绝缘层被定位于上述配线部之上述连接面。8.一种半导体装置,系以覆晶接合方式将半导体晶片实装之半导体装置,其特征为具有:于主面形成有露出之多数表面电极的上述半导体晶片;用于支持上述半导体晶片,具备电连接上述半导体晶片之上述表面电极的配线部及形成于其周围的绝缘层,由上述配线部之设置面起之高度形成低于上述绝缘层之同时,于上述配线部之连接面形成有凹部的晶片支持基板;及藉由较上述绝缘层低之上述配线部之上述凹部被定位,介于上述半导体晶片之上述表面电极与上述晶片支持基板之上述配线部之连接面间用于连接上述表面电极与上述配线部的突起电极;上述突起电极,系藉由上述配线部之上述凹部及上述绝缘层被定位于上述配线部之上述连接面。9.一种半导体装置,系以覆晶接合方式将半导体晶片实装之半导体装置,其特征为具有:于主面形成有露出之多数表面电极的上述半导体晶片;用于支持上述半导体晶片,具备电连接上述半导体晶片之上述表面电极的配线部及形成于其周围的绝缘层,由上述配线部之设置面起之高度形成低于上述绝缘层的晶片支持基板;连接较上述绝缘层低之上述配线部之连接面,介于上述半导体晶片之上述表面电极与上述晶片支持基板之上述配线部之连接面间用于连接上述表面电极与上述配线部的突起电极;及配置于上述突起电极与配线部之连接处之周围,用于保持上述突起电极与配线部间之连接的异方性导电树脂;上述突起电极,系藉由上述绝缘层被定位于上述配线部之上述连接面。10.一种半导体装置,系以覆晶接合方式将半导体晶片实装之半导体装置,其特征为具有:于主面形成有露出之多数表面电极的上述半导体晶片;用于支持上述半导体晶片,具备电连接上述半导体晶片之上述表面电极的配线部及形成于其周围的绝缘层,由上述配线部之设置面起之高度形成低于上述绝缘层之同时,于上述配线部之连接面形成有凹部的晶片支持基板;藉由较上述绝缘层低之上述配线部之上述凹部被定位,介于上述半导体晶片之上述表面电极与上述晶片支持基板之上述配线部之连接面间用于连接上述表面电极与上述配线部的突起电极;及配置于上述突起电极与配线部之连接处之周围,用于保持上述突起电极与配线部间之连接的异方性导电树脂;上述突起电极,系藉由上述配线部之上述凹部及上述绝缘层被定位于上述配线部之上述连接面。11.如申请专利范围第10项之半导体装置,其中上述突起电极,系藉使用金线之导线接合而接合于上述表面电极的导线突起。12.如申请专利范围第10项之半导体装置,其中于上述晶片支持基板中之核心基板表面形成薄膜绝缘层,于该薄膜绝缘层上设有上述配线部。13.如申请专利范围第10项之半导体装置,其中在上述晶片支持基板之晶片支持面之相反侧之面,配置有作为外部端子之多数焊锡突起。14.如申请专利范围第10项之半导体装置,其中于上述晶片支持基板实装有多数半导体晶片。15.如申请专利范围第10项之半导体装置,其中上述晶片支持基板系薄卡片基板。16.一种半导体装置,其特征为具有:组装有半导体晶片之同时,具作为外部端子之多数焊锡突起的半导体封装;及用于支持上述半导体封装,具电连接上述半导体封装之上述焊锡突起的配线部及形成于其周围之绝缘层,于上述配线部之连接面形成有凹部的配线基板;上述焊锡突起,系藉由上述配线部之上述凹部及上述绝缘层被定位于上述配线部之上述连接面。17.一种半导体装置之制造方法,其特征为具有:准备在主面形成有多数表面电极之半导体晶片的工程;准备具备可电连接上述半导体晶片之上述表面电极的配线部,并于上述配线部之连接面形成有凹部之晶片支持基板的工程;于上述半导体晶片之上述表面电极设突起电极的工程;于上述晶片支持基板之晶片支持面配置异方性树脂的工程;使上述半导体晶片之上述主面与上述晶片支持基板之上述晶片支持面介由上述异方性导电树脂面对配置的工程;对上述导体晶片或晶片支持基板之任一方或两者加压以使上述突起电极突破上述异方性导电树脂的工程;藉上述配线部之上述凹部定位上述突起电极据以定位上述晶片支持基板及上述半导体晶片并连接上述配线部及上述突起电极的工程;及使上述异方性导电树脂硬化,藉上述异方性导电树脂保持上述突起电极与配线部间之连接以使上述半导体晶片覆晶接合于上述晶片支持基板的工程。18.如申请专利范围第17项之半导体装置之制造方法,其中上述突起电极,系于上述半导体晶片之上述表面电极将金线导线接合形成导线突起者。19.如申请专利范围第17项之半导体装置之制造方法,其中多数之上述半导体晶片以覆晶接合于上述晶片支持基板时系将上述多数半导体晶片一次压接。20.一种半导体装置之制造方法,其特征为具有:准备在主面形成有多数表面电极之半导体晶片的工程;准备具备可电连接上述半导体晶片之上述表面电极的配线部及形成于其周围之绝缘层,且由该配线部之设置面起之高度低于上述绝缘层之晶片支持基板的工程;于上述半导体晶片之上述表面电极设突起电极的工程;于上述晶片支持基板之晶片支持面配置异方性导电树脂的工程;使上述半导体晶片之上述主面与上述晶片支持基板之上述晶片支持面介由上述异方性导电树脂面对配置的工程;对上述半导体晶片或晶片支持基板之任一方或两者加压以使上述突起电极突破上述异方性导电树脂的工程;于上述绝缘层及较其低之上述配线部所形成之段差部藉上述绝缘层导引、定位上述突起电极后,定位上述晶片支持基板及上述半导体晶片并连接上述配线部及上述突起电压的工程;及使上述异方性导电树脂硬化,藉上述异方性导电树脂保持上述突起电极与配线部间之连接以使上述半导体晶片覆晶接合于上述晶片支持基板的工程。21.如申请专利范围第20项之半导体装置之制造方法,其中上述突起电极,系于上述半导体晶片之上述表面电极将金线导线接合形成导线突起者。22.如申请专利范围第20项之半导体装置之制造方法,其中多数之上述半导体晶片以覆晶接合于上述晶片支持基板时系将上述多数半导体晶片一次压接。23.一种半导体装置之制造方法,其特征为具有:准备在主面形成有多数表面电极之半导体晶片的工程;准备具备可电连接上述半导体晶片之上述表面电极的配线部及形成于其周围之绝缘层,且由该配线部之设置面起之高度低于上述绝缘层之同时,于上述配线部之连接面形成有凹部之晶片支持基板的工程;于上述半导体晶片之上述表面电极设突起电极的工程;于上述晶片支持基板之晶片支持面配置异方性导电树脂的工程;使上述半导体晶片之上述主面与上述晶片支持基板之上述晶片支持面介由上述异方性导电树脂面对配置的工程;对上述半导体晶片或晶片支持基板之任一方或两者加压以使上述突起电极突破上述异方性导电树脂的工程;于上述绝缘层及较其低之上述配线部所形成之段差部藉上述绝缘层导引、定位上述突起电极后,藉上述配线部之上述凹部定位上述突起电极据以定位上述晶片支持基板与上述半导体晶片并连接上述配线部及上述突起电极的工程;及使上述异方性导电树脂硬化,藉上述异方性导电树脂保持上述突起电极与配线部间之连接以使上述半导体晶片覆晶接合于上述晶片支持基板的工程。24.如申请专利范围第23项之半导体装置之制造方法,其中上述突起电极,系于上述半导体晶片之上述表面电极将金线导线接合形成导线突起者。25.如申请专利范围第23项之半导体装置之制造方法,其中多数之上述半导体晶片以覆晶接合于上述晶片支持基板时系将上述多数半导体晶片一次压接。图式简单说明:第一图(a):本发明实施形态1之半导体装置之一例之记忆卡构造之平面图。第一图(b):本发明实施形态1之半导体装置之一例之记忆卡构造之侧面图。第二图:第一图之半导体装置之覆晶接合部构造之部分扩大断面图。第三图:第一图之半导体装置之组装顺序之一例之制成流程图。第四图:第一图之半导体装置组装工程中之半导体晶片构造之断面图。第五图:第一图之半导体装置组装工程中之晶片支持基板构造图,(a)为部分断面图,(b)为配线部之扩大部分断面图。第六图:第一图之半导体装置组装工程中异方性导电树脂黏贴时之构造部分断面图。第七图:第一图之半导体装置组装工程中晶片搭载时之构造图,(a)为部分断面图,(b)为金突起及配线部之扩大部分断面图。第八图:第一图之半导体装置组装工程中晶片热压接十只构造图,(a)为部分断面图,(b)为连接部之扩大部分断面图。第九图:本发明实施形态2之半导体装置之一例之FBGA之构造图,(a)为外观斜视图,(b)为断面图。第十图(a)、(b)、(c)、(d):对应第九图之FBGA之组装工程之构造之一例之断面图。第十一图:实施形态1之半导体装置使用之晶片支持基板之变形例之基板构造图,(a)为部分断面图,(b)为配线部之扩大部分断面图,(c)为晶片热压接后之部分断面图。第十二图:本发明另一实施形态之半导体装置之模组制品构造图,(a)为平面图,(b)为(a)之A-A线断面图。第十三图:第十二图之模组制品之变形例构造断面图。第十四图:本发明另一实施形态之半导体装置之多晶片模组构造图,(a)为平面图,(b)为(a)之B-B线断面图。第十五图(a)、(b):实施形态1之半导体装置使用之异方性导电树脂之变形例构造及其连接方法之部分断面图。第十六图(a)、(b)、(c)、(d)、(e):使用第十五图之异方性导电树脂之覆晶接合方法之平面图。第十七图:本发明另一实施形态之半导体装置构造之扩大部分断面图。 |
