| 摘要 |
<p>본 발명은 데이터를 리드/라이트시 워드 라인의 저항에 의한 초단과 끝단의 지연을 감소시키어 DRAM의 스피드를 향상시키도록 한 워드 라인 드라이버 회로에 관한 것으로서, 워드 라인의 초단과 끝단에서 동시에 워드 라인을 드라이버할 수 있도록 구성되는 워드 라인 드라이버 회로에 있어서, 상기 워드 라인의 초단과 끝단에 각각 구성되어 외부의 제 1 신호를 받아 출력하는 제 1 CMOS 트랜지스터와, 외부의 제 2 신호를 받아 출력하는 제 2 CMOS 트랜지스터와, 상기 워드 라인의 초단과 끝단에 각각 구성되어 상기 제 2 CMOS 트랜지스터의 출력 신호와 제 2 신호의 입력을 통해 상기 제 1 CMOS 트랜지스터의 출력신호를 출력하는 트랜스미션 게이트와, 상기 트랜스미션 게이트의 출력단에 게이트가 연결되고 소오스는 비트 라인에 연결되며 드레인은 그라운드에 연결되는 제 1 NMOS 트랜지스터와, 상기 제 2 CMOS 트랜지스터의 출력단에 게이트가 연결되고 소오스는 트랜스미션 게이트의 출력단에 연결되며 드레인은 그라운드에 연결되는 제 2 NMOS 트랜지스터를 포함하여 구성됨을 특징으로 한다.</p> |
