| 摘要 |
<p>본 발명은 데이터 입력 버퍼 회로에 관한 것으로, 특히 쓰기 동작 시 높은 외부전압에 의해 구동될 경우 채널 길이가 큰 트랜지스터를 사용하여 인버터를 구성하여 데이터 홀드 시간을 보상하고, 동작 전류를 감소시키기 위해, 데이터 입력 패드에 입력된 데이터신호와 쓰기 인에이블 신호 및 칩 선택 신호가 합성된 제어신호를 부정 논리합 하는 노아 게이트와, 상기 제어신호에 의해 제어를 받아 외부전원전압이 높을 때와 낮을 때를 검출하여 그 검출결과에 따른 검출신호를 출력하는 외부전원전압 검출부 및 그 검출신호를 반전시키는 인버터와, 서로 다른 두 종류의 지연율을 갖는 인버터의 체인으로 구성되어, 상기 외부전원 검출부의 검출신호 및 상기 인버터에서 반전된 반전 검출신호에 따라 상기 노아 게이트의 출력을 서로 다른 지연율로 지연하는 지연부를 포함하여 구성된다.</p> |
