| 主权项 |
2.如申请专利范围第1项之半导体元件,其中该储存电极经由埋于该第一绝缘膜内之导体栓电连接至该基本基材。3.一种半导体元件,包含:第一绝缘膜,其形成于基本基材上;第二绝缘膜,其形成于该第一绝缘膜上且具有不同于该第一绝缘膜之蚀刻性质;及电容器,其包含储存电极,其形成于该第二绝缘膜,自其凸出,该储存电极系作为电连接至该基本基材之导体栓。4.如申请专利范围第3项之半导体元件,其中该储存电极进一步包含经该第二绝缘膜形成之开口之侧壁上之侧壁膜,该侧壁膜系由具有不同于该第一绝缘膜之蚀刻性质之材料形成。5.如申请专利范围第4项之半导体元件,其中该侧壁被形成,自该第二绝缘膜之侧表面向下延伸。6.如申请专利范围第1项之半导体元件,其中该电容器系圆柱形,其系自该第二绝缘膜凸出。7.如申请专利范围第3项之半导体元件,其中该电容器系圆柱形,其系自该第二绝缘膜凸出。8.如申请专利范围第2项之半导体元件,该半导体元件进一步包含线路层,其形成于该基本基材上,其中该线路层与该导体栓间之该绝缘膜系由具有实质上均匀之蚀刻性质之膜形成,且该导体栓具有低于0.2m之直径。9.如申请专利范围第3项之半导体元件,该半导体元件进一步包含线路层,其形成于该基本基材上,其中该线路层与该导体栓间之该绝缘膜系由具有实质上均匀之蚀刻性质之膜形成,且该导体栓具有低于0.2m之直径。10.如申请专利范围第2项之半导体元件,该半导体元件进一步包含线路层,其形成于该基本基材上,其中该线路层与该导体栓间之该绝缘膜系由具有实质上均匀之蚀刻性质之膜形成,且该线路层具有低于0.2m之宽度。11.如申请专利范围第3项之半导体元件,该半导体元件进一步包含线路层,其形成于该基本基材上,其中该线路层与该导体栓间之该绝缘膜系由具有实质上均匀之蚀刻性质之膜形成,且该线路层具有低于0.2m之宽度。12.如申请专利范围第2项之半导体元件,该半导体元件进一步包含:线路层,其形成于该基本基材上;及第三绝缘膜,其形成于该线路层之至少侧表面上且具有不同于该第一绝缘膜不同之蚀刻性质,其中该第一绝缘膜亦系形成于该第三绝缘膜与导体栓之间,且该导体栓具有低于0.2m之直径。13.如申请专利范围第3项之半导体元件,该半导体元件进一步包含:线路层,其形成于该基本基材上;及第三绝缘膜,其形成于该线路层之至少侧表面上且具有不同于该第一绝缘膜不同之蚀刻性质,其中该第一绝缘膜亦系形成于该第三绝缘膜与导体栓之间,且该导体栓具有低于0.2m之直径。14.如申请专利范围第2项之半导体元件,该半导体元件进一步包含:线路层,其形成于该基本基材上;及第三绝缘膜,其形成于该线路层之至少侧表面上且具有不同于该第一绝缘膜不同之蚀刻性质,其中该第一绝缘膜亦系形成于该第三绝缘膜与导体栓之间,且该线路层具有低于0.2m之宽度。15.如申请专利范围第3项之半导体元件,该半导体元件进一步包含:线路层,其形成于该基本基材上;及第三绝缘膜,其形成于该线路层之至少侧表面上且具有不同于该第一绝缘膜不同之蚀刻性质,其中该第一绝缘膜亦系形成于该第三绝缘膜与导体栓之间,且该线路层具有低于0.2m之宽度。16.如申请专利范围第12项之半导体元件,其中该第三绝缘膜亦被形成于该线路层之上表面。17.如申请专利范围第13项之半导体元件,其中该第三绝缘膜亦被形成于该线路层之上表面。18.如申请专利范围第14项之半导体元件,其中该第三绝缘膜亦被形成于该线路层之上表面。19.如申请专利范围第15项之半导体元件,其中该第三绝缘膜亦被形成于该线路层之上表面。20.如申请专利范围第8项之半导体元件,其中该线路层系位元线,且该位元线之宽度系小于文字线之宽度。21.如申请专利范围第9项之半导体元件,其中该线路层系位元线,且该位元线之宽度系小于文字线之宽度。22.如申请专利范围第1项之半导体元件,其中该基本基材包含:用于周围电路之电晶体之闸电极,其系经第三绝缘膜形成于半导体基材上;第四绝缘膜,其覆盖该闸电极之上表面及侧表面;第五绝缘膜,其形成于该半导体基材及该第四绝缘膜上,且具有不同于该第四绝缘膜之蚀刻性质;位元线,其形成于该第五绝缘膜上,且经该第五绝缘膜连接至转换电晶体之来源/排出之扩散层;及线路层,其经由该第四绝缘膜及第五绝缘膜连接至该闸电极,且系由与该位元线相同之导体层形成。23.如申请专利范围第3项之半导体元件,其中该基本基材包含:用于周围电路之电晶体之闸电极,其系经第三绝缘膜形成于半导体基材上;第四绝缘膜,其覆盖该闸电极之上表面及侧表面;第五绝缘膜,其形成于该半导体基材及该第四绝缘膜上,且具有不同于该第四绝缘膜之蚀刻性质;位元线,其形成于该第五绝缘膜上,且经该第五绝缘膜连接至转换电晶体之来源/排出之扩散层;及线路层,其经由该第四绝缘膜及第五绝缘膜连接至该闸电极,且系由与该位元线相同之导体层形成。24.一种制备半导体元件之方法,其包含之步骤系:于基本基材上形成第一绝缘膜;于该第一绝缘膜上形成具有与该第一绝缘膜不同之蚀刻性质之第二绝缘膜;于该第二绝缘膜上形成具有不同于该第二绝缘膜之蚀刻性质之第三绝缘膜;形成第一开口,其经由该第三绝缘膜及该第二绝缘膜到达该第一绝缘膜,且到达该第二绝缘膜之底部;于该第一开口之内侧壁上形成储存电极,该储存电极被电连接至该基本基材;及以该第二绝缘膜作为蚀刻阻止物蚀刻该第三绝缘膜。25.如申请专利范围第24项之制备半导体元件之方法,其中于形成该第一绝缘膜之步骤中,导体栓被形成,埋于该第一绝缘膜内,且于形成该储存电极之步骤中,该储存电极被形成,经由该导体栓电连接至该基本基材。26.一种制备半导体元件之方法,其包含之步骤系:于基本基材上形成第一绝缘膜;于该第一绝缘膜上形成具有与该第一绝缘膜不同之蚀刻性质之第二绝缘膜;于该第二绝缘膜内形成第一开口,其到达该第一绝缘膜;于该第一绝缘膜及该第二绝缘膜上形成具有不同于该第二绝缘膜之蚀刻性质之第三绝缘膜;使该第三绝缘膜及该第一绝缘膜于含有其间形成该第一开口之区域之区域内选择性地蚀刻,且该第二绝缘膜被作为蚀刻阻止物,以于该第三绝缘膜内形成第二开口且于该第一绝缘膜内形成接触孔洞;于该第二开口之内侧壁上及该接触孔洞内形成电连接至该基本基材之储存电极;及以该第二绝缘膜作为蚀刻阻止物蚀刻该第三绝缘膜。27.如申请专利范围第26项之制备半导体元件之方法,其中于形成该第一开口之步骤中,该第一开口被形成,到达该第二绝缘膜之底部,用以制备半导体元件之该方法于形成该第一开口之步骤后进一步包含于该第一开口之内侧壁上形成具有与该第一绝缘膜不同之蚀刻性质之侧壁膜之步骤,且于形成该第二开口及该接触孔洞之步骤中,该第三绝缘膜及该第一绝缘膜以该第二绝缘膜蚀刻且该侧壁膜系作为蚀刻阻止物。28.一种制备半导体元件之方法,其包含之步骤系:于基本基材上形成第一绝缘膜;于该第一绝缘膜内形成具有与该第一绝缘膜不同之蚀刻性质之第二绝缘膜;于该第二绝缘膜内形成第一开口,其到达该第一绝缘膜;于该第一开口之内侧壁上形成具有不同于该第一绝缘膜之蚀刻性质之侧壁膜;以该第二绝缘膜及该壁膜作为遮蔽物蚀刻该第一绝缘膜,以于该第一绝缘膜内形成接触孔洞;及于该接触孔洞内形成导体栓。29.如申请专利范围第24项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前进一步包含下述之步骤:于该基本基材上形成第一导体膜;于该第一导体膜上形成具有第一宽度之线路图案之光罩;蚀刻该光罩以降低该光罩之该第一宽度至小于该第一宽度之第二宽度,及藉由使用该光罩蚀刻该第一导体膜,以形成第二宽度之位元线,其系由该基本基材上之该第一导体膜形成。30.如申请专利范围第26项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前进一步包含下述之步骤:于该基本基材上形成第一导体膜;于该第一导体膜上形成具有第一宽度之线路图案之光罩;蚀刻该光罩以降低该光罩之该第一宽度至小于该第一宽度之第二宽度,及藉由使用该光罩蚀刻该第一导体膜,以形成第二宽度之位元线,其系由该基本基材上之该第一导体膜形成。31.如申请专利范围第28项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前进一步包含下述之步骤:于该基本基材上形成第一导体膜;于该第一导体膜上形成具有第一宽度之线路图案之光罩;蚀刻该光罩以降低该光罩之该第一宽度至小于该第一宽度之第二宽度,及藉由使用该光罩蚀刻该第一导体膜,以形成第二宽度之位元线,其系由该基本基材上之该第一导体膜形成。32.如申请专利范围第29项之制备半导体元件之方法,其于形成该位元线之步骤后及形成该第一绝缘膜之步骤前进一步包含:至少于该位元线之侧表面上形成具有不同于该该第一绝缘膜之蚀刻性质之第四绝缘膜。33.如申请专利范围第30项之制备半导体元件之方法,其于形成该位元线之步骤后及形成该第一绝缘膜之步骤前进一步包含:至少于该位元线之侧表面上形成具有不同于该该第一绝缘膜之蚀刻性质之第四绝缘膜。34.如申请专利范围第31项之制备半导体元件之方法,其于形成该位元线之步骤后及形成该第一绝缘膜之步骤前进一步包含:至少于该位元线之侧表面上形成具有不同于该该第一绝缘膜之蚀刻性质之第四绝缘膜。35.如申请专利范围第32项之制备半导体元件之方法,其中于形成该第四绝缘膜之步骤中,该第四绝缘膜亦系被形成于该位元线之上表面上。36.如申请专利范围第33项之制备半导体元件之方法,其中于形成该第四绝缘膜之步骤中,该第四绝缘膜亦系被形成于该位元线之上表面上。37.如申请专利范围第34项之制备半导体元件之方法,其中于形成该第四绝缘膜之步骤中,该第四绝缘膜亦系被形成于该位元线之上表面上。38.如申请专利范围第24项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前,进一步包含下述之步骤:形成经半导体基材上之该第四绝缘膜之第一线路层及第二线路层;形成于该第一线路膜之上表面及侧表面上及于该第二线路层之上表面及侧表面上之第五绝缘膜;于该半导体基材及该第五绝缘膜上形成具有不同于该第五绝缘膜之蚀刻性质之第六绝缘膜;于该第五绝缘膜及该第六绝缘膜内形成到达该第一线路层之单一接触孔洞;及于该第六绝缘膜内形成第二接触孔洞,其藉由覆盖该第二线路层之该第五绝缘膜之自行排列到达该基本基材。39.如申请专利范围第26项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前,进一步包含下述之步骤:形成经半导体基材上之该第四绝缘膜之第一线路层及第二线路层;形成于该第一线路膜之上表面及侧表面上及于该第二线路层之上表面及侧表面上之第五绝缘膜;于该半导体基材及该第五绝缘膜上形成具有不同于该第五绝缘膜之蚀刻性质之第六绝缘膜;于该第五绝缘膜及该第六绝缘膜内形成到达该第一线路层之第一接触孔洞;及于该第六绝缘膜内形成第二接触孔洞,其藉由覆盖该第二线路层之该第五绝缘膜之自行排列到达该基本基材。40.如申请专利范围第28项之制备半导体元件之方法,其于形成该第一绝缘膜之步骤前,进一步包含下述之步骤:形成经半导体基材上之该第四绝缘膜之第一线路层及第二线路层;形成于该第一线路膜之上表面及侧表面上及于该第二线路层之上表面及侧表面上之第五绝缘膜;于该半导体基材及该第五绝缘膜上形成具有不同于该第五绝缘膜之蚀刻性质之第六绝缘膜;于该第五绝缘膜及该第六绝缘膜内形成到达该第一线路层之第一接触孔洞;及于该第六绝缘膜内形成第二接触孔洞,其藉由覆盖该第二线路层之该第五绝缘膜之自行排列到达该基本基材。41.如申请专利范围第38项之制备半导体元件之方法,其进一步包含下述步骤:于形成该第二接触孔洞之步骤后,于该第一接触孔洞及该第二接触孔洞内及该第六绝缘膜上形成第一导体膜;及于高于900℃之温度施行热处理。42.如申请专利范围第39项之制备半导体元件之方法,其进一步包含下述步骤:于形成该第二接触孔洞之步骤后,于该第一接触孔洞及该第二接触孔洞内及该第六绝缘膜上形成第一导体膜;及于高于900℃之温度施行热处理。43.如申请专利范围第40项之制备半导体元件之方法,其进一步包含下述步骤:于形成该第二接触孔洞之步骤后,于该第一接触孔洞及该第二接触孔洞内及该第六绝缘膜上形成第一导体膜;及于高于900℃之温度施行热处理。图式简单说明:第1图系依据本发明之第一实施例之半导体元件之截面图。第2图系依据本发明之第一实施例之半导体元件之平面图。第3图系依据本发明之第一实施例之半导体元件之另一平面图。第4A及4B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(1部份)。第5A及5B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(2部份)。第6A及6B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(3部份)。第7A及7B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(4部份)。第8A及8B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(5部份)。第9A及9B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(6部份)。第10A及10B图系依据本发明之第一实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法。第11图系依据本发明第二实施例之半导体元件之截面图。第12A及12B图系依据本发明之第二实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(1部份)。第13A及13B图系依据本发明之第二实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(2部份)。第14图系依据本发明之第二实施例之半导体元件之截面图,其于制备方法之步骤中系解释此方法之(3部份)。第15A及15B图系传统半导体元件之截面图,其于制备方法之步骤中系解释此方法之(1部份)。第16A及16B图系传统半导体元件之截面图,其于制备方法之步骤中系解释此方法之(2部份)。第17图系传统半导体元件之截面图,其于制备方法之步骤中系解释此方法之(3部份)。 |
