发明名称 强电介质记忆体
摘要 本发明系关于强电介质记忆体,其中包括:记忆格阵列,其系由分成复数个区块,且具有强电介质记忆体电容之记忆格排列而成者;升压电源电路,其系设于上述记忆格阵列的各区块供产生在记忆上所需的升压电压者;升压电源开关,其系分别设置于与外部电源端子连接之电源线与上述各升压电源电路的电源供应端子之间,用以在一般的记忆动作时,保持在ON状态者;电压检测电路,其系用以检测上述电源线上之电压位准下降者;及开关控制电路,其系藉由上述电压检测电路的输出,对于在上述记忆格阵列中,已选取之区块以外之其他区块,将与其相对应的上述升压电源开关设定成OFF状态者。
申请公布号 TW488060 申请公布日期 2002.05.21
申请号 TW090105317 申请日期 2001.03.07
申请人 东芝股份有限公司 发明人 竹内义昭;大幸人
分类号 H01L27/00 主分类号 H01L27/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种强电介质记忆体,其特征系包括:记忆格阵列,其系由分成复数个区块,且具有强电介质记忆体电容之记忆格排列而成者;升压电源电路,其系设于上述记忆格阵列的各区块供产生在记忆上所需的升压电压者;升压电源开关,其系分别设置于与外部电源端子连接之电源线与上述各升压电源电路的电源供应端子之间,用以在一般的记忆动作时,保持在ON状态者;电压检测电路,其系用以检测上述电源线上之电压位准下降者;及开关控制电路,其系藉由上述电压检测电路的输出,对于在上述记忆格阵列中已选取之区块以外之其他区块,将与其相对应的上述升压电源开关设定成OFF状态者。2.如申请专利范围第1项之强电介质记忆体,其中包括:内部电源电路,其系经供给上述电源线之电压,并输出内部电源电压者;第一电源用电容器,其系并联连接于上述内部电源电路的高压侧与接地侧间者;及内部电源开关,其系设置在上述内部电源电路及上述电源线之间,并且藉由上述电压检测电路之输出作OFF控制者。3.如申请专利范围第1项之强电介质记忆体,其中上述开关控制电路包括:区块解码器,其系将位址信号解码,并选择上述记忆格阵列的区块者;及逻辑闸,其系根据上述区块解码器的输出、上述电压检测电路的检测输出的逻辑,对上述升压电源开关进行控制者。4.如申请专利范围第3项之强电介质记忆体,其中上述开关控制电路,系应答于区块位址进行上述区块的选择者;该区块位址,系源自接收输入位址的位址缓冲器。5.如申请专利范围第3项之强电介质记忆体,其中更包括:第二电源用电容器,其系设置在上述电源线及接地之间者;及第三电源用电容器,其系设置在一共接线与接地线之间者;该共接线,系连接上述升压电源电路及上述升压电源开关接点者。6.如申请专利范围第1项之强电介质记忆体,其中上述记忆格阵列,系包括:复数的电晶体,其系在位元线及阳极线之间串联,并且由不同的字线所驱动者;及强电介质电容器,其系与上述各电晶体并联者。7.如申请专利范围第1项之强电介质记忆体,其中上述记忆格阵列,系由单位记忆格为2个电晶体及2个强电介质电容器所构成者。8.如申请专利范围第1项之强电介质记忆体,其中上述记忆格阵列中,系由单位记忆格为1个电晶体及1个强电介质电容器所构成者。9.一种强电介质记忆体,其特征为包括:记忆格阵列,其系由分成复数个区块,且具有强电介质记忆体电容之记忆格排列而成者;常闭型的第一电源开关,其系与外部电源端子连接者;电源线,其系一端与上述的第一电源开关连接,另一端则经由第一电源电容器而接地者;升压电源电路,其系设置于上述记忆格阵列的各个区块,连接各区块与上述电源线,用以产生在记忆上所需的升压电压者;常开型的第二电源开关,其系与上述各升压电源电路并联者;电压检测电路,其系用以检测上述电源线之电压位准下降者;及开关控制电路,其系藉由上述电压检测电路的输出,对于在上述记忆格阵列中,已选取之区块以外之其他区块,将与其对应的上述第二电源开关设定成ON状态者。10.如申请专利范围第9项之强电介质记忆体,其中包括:内部电源电路,其系经供应上述电源线之电压,并输出内部电源电压者;第二电源用电容器,其系并联于上述内部电源电路的电源供应端与接地侧之间者;及内部电源开关,其系设置在上述内部电源电路及上述电源线之间.并且接受上述电压检测电路输出作OFF控制者。11.如申请专利范围第9项之强电介质记忆体,其中上述开关控制电路包括:区块解码器,其系将位址信号解码,并选择上述记忆格阵列的区块者;及逻辑闸,其系根据上述区块解码器的输出、上述电压检测电路的检测输出的逻辑,对上述第一、第二电源开关、及上述内部电源开关进行控制者。12.根据申请专利范围第11项之强电介质记忆体,其中上述开关控制电路,系应答于区块位址进行上述区块的选择者;该区块位址,系源自接收输入位址的位址缓冲器。13.根据申请专利范围第9项之强电介质记忆体,其中上述记忆格阵列包括:复数的电晶体,其系在位元线及阳极线之间串联,并且由不同的字线所驱动者;及强电介质电容器,其系与上述的各电晶体并联者。14.如申请专利范围第9项之强电介质记忆体,其中上述记忆格阵列,系由单位记忆格为2个电晶体及2个强电介质电容器所构成者。15.根据申请专利范围第9项之强电介质记忆体,其中上述记忆格阵列,系由单位记忆格为1个电晶体及1个强电介质电容器所构成者。图式简单说明:图1,其系一构造图,用以显示本发明实施形态之FeRAM构造者。图2,其系一构造图,用以显示上述实施形态之FeRAM中的记忆格阵列构造者。图3,其系一构造图,用以显示上述实施形态之FeRAM中的开关控制电路的构造者。图4,其系一动作波形图,用以显示上述实施形态之FeRAM的动作波形者。图5,其系用以显示其他实施形态之记忆格阵列构造及正常动作者。图6,其系用以显示其他实施形态之记忆格阵列构造及异常动作者。图7,其系用以显示依本发明之FeRAM,能够具有之其他形式的记忆格阵列的构造者。
地址 日本
您可能感兴趣的专利